[發明專利]微處理器、預取數據至微處理器的快取存儲器階層的方法

有效

• 申請號: 201110094809.1
• 申請日: 2011-04-14
• 公開（公告）號: CN102156628A
• 公開（公告）日: 2011-08-17
• 發明（設計）人: 羅德尼·E·虎克;柯林·艾迪
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/34;G06F12/08
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明與微處理器(microprocessors)領域有關，且特別有關于微處理器的數據預取(data?prefetching)技術。

背景技術

英特爾Core微處理器架構(microarchitecture)實現一硬件預取技術(hardware?prefetcher，相關于數據快取單元預取器/Data?Cache?Unit?Prefetcher)，用以預取第一層數據快取存儲器(L1D?cache)。通過識別一快取列(cache?line)的內容的圖樣(pattern)，數據快取單元預取器預取接續而來下一條快取列至該第一層數據快取存儲器。若每一接續載入對應到較每一先前地址低的地址，則預取先前提及的接續快取列。

發明內容

本發明一種實施方式提供一微處理器。該微處理器包括一第一與一第二快取存儲器，屬于該微處理器一快取存儲器階層的不同層級，其中，上述第二快取存儲器在該快取存儲器階層中的層級低于該第一快取存儲器。該微處理器亦包括一載入單元，用以接收關于一存儲器的載入操作。該微處理器包括一數據預取器，耦接于上述第一與第二快取存儲器。該數據預取器用于監測上述載入操作，并且將關于目前快取列的載入操作記錄為一近來歷史。該數據預取器也用于判斷該近來歷史是否顯示目前快取列的載入操作具有一明確方向。若該近來歷史顯示有上述明確方向存在，該數據預取器預取一條或多條快取列至該第一快取存儲器。若該近來歷史顯示無上述明確方向存在，該數據預取器預取一條或多條快取列至該第二快取存儲器。

本發明另一種實施方式則揭露一種方法，用于預取數據至微處理器的快取存儲器階層中，其中該快取存儲器階層包括一第一快取存儲器以及一第二快取存儲器，上述第一與第二快取存儲器分屬該快取存儲器階層的不同層級，且該第二快取存儲器的層級低于該第一快取存儲器。該方法包括監測該微處理器的一載入單元所接收的關于一存儲器的載入操作，并且將關于目前快取列的載入操作記錄為一近來歷史。該方法還包括判斷該近來歷史是否顯示目前快取列的載入操作存在有一明確方向。當該近來歷史顯示有上述明確方向時，所揭露的方法包括預取一條或多條快取列至該第一快取存儲器。當該近來歷史沒有顯示上述明確方向時，所揭露的方法包括預取一條或多條快取列至該第二快取存儲器。

本發明相對于現有技術能夠提供額外的預取模式。

附圖說明

圖1圖解一方塊圖，描述本發明所揭露的一種微處理器，其中具有一數據預取器；

圖2為一流程圖，描述圖1微處理器的操作；

圖3為一方塊圖，描述本發明所揭露的另一種微處理器，其中具有一數據預取器；

圖4為一流程圖，描述圖3實施例的數據預取器如何實現圖2中步驟204的操作。

附圖中符號的簡單說明如下：

100：微處理器；??102：指令快取存儲器；

112：指令轉譯器；116：暫存器別名表；

118：保留站；????122：載入單元；

126：總線接口單元；??????132：第一層數據快取存儲器；

134：第二層快取存儲器；

136：數據預取器；????????142：歷史隊列；

144：歷史記錄細項；??????146：控制邏輯；

148：時脈計數器；????????152：地址欄位；

154：尺寸欄位；??????????156：連續性欄位；

158：方向性欄位；????????162：快取列計數器；

164：最新先前時脈；

304：最低指針；??????????306：最高指針；

308：最低指針變化計數器；312：最高指針變化計數器。

具體實施方式

本發明敘述一數據預取器，與英特爾的數據快取單元預取器相較，本發明所揭露的數據預取器還提供額外的預取模式。第一，所揭露的數據預取器會考慮是否存在有明確的載入方向(clear?load?direction)；若不確定有明確的載入方向存在，則將數據預取至第二層快取存儲器(L2)而非第一層數據快取存儲器(L1D)。第二，所揭露的數據預取器將判斷同一快取列的載入的時間間距。若間距較短(例如，于連續時脈周期中發生)，數據預取器會預取數量較多的快取列(與其他狀況相較)。第三，所揭露的數據預取器會觀察所述載入的數據量。若數據量相當大，則數據預取器會預取數量較多的快取列(與其他狀況相較)。