[發明專利]微處理器、預取數據至微處理器的快取存儲器階層的方法

有效

• 申請號: 201110094809.1
• 申請日: 2011-04-14
• 公開（公告）號: CN102156628A
• 公開（公告）日: 2011-08-17
• 發明（設計）人: 羅德尼·E·虎克;柯林·艾迪
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/34;G06F12/08
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

1.一種微處理器，其特征在于，包括：

一第一快取存儲器以及一第二快取存儲器，分別屬于該微處理器的一快取存儲器階層的不同層級，其中，該第二快取存儲器在該快取存儲器階層中的層級低于該第一快取存儲器；

一載入單元，用以接收關于一存儲器的載入操作；以及

一數據預取器，耦接上述第一快取存儲器與上述第二快取存儲器，用以：

監控上述載入操作，并且記錄關于目前快取列的上述載入操作的一近來歷史；

判斷該近來歷史是否顯示關于目前快取列的上述載入操作具有一明確方向；以及

于該近來歷史顯示上述明確方向存在時，預取一或多條快取列至該第一快取存儲器；且于該近來歷史不顯示具有上述明確方向時，預取一或多條快取列至該第二快取存儲器。

2.根據權利要求1所述的微處理器，其特征在于，預取至該第一快取存儲器的上述一或多條快取列為依循該明確方向接續目前快取列的一或多條快取列。

3.根據權利要求2所述的微處理器，其特征在于，預取至該第二快取存儲器的上述一或多條快取列為接續于目前快取列之后的一或多條快取列。

4.根據權利要求1所述的微處理器，其特征在于，若最近發生的至少D次載入操作為同一方向，上述近來歷史顯示有上述明確方向存在，其中D為大于1的一預設整數。

5.根據權利要求4所述的微處理器，其特征在于，D由使用者設定。

6.根據權利要求1所述的微處理器，其特征在于，該近來歷史包括關于目前快取列的上述載入操作的一最低地址偏量以及一最高地址偏量，并且還包括計數上述最低地址偏量的變動的一最低計數以及計數上述最高地址偏量的變動的一最高計數，所述最低計數及所述最高計數隨該數據預取器開始記錄目前快取列的上述載入操作為上述近來歷史開始，其中，當上述最低與最高計數的差距大于一預設值時，上述近來歷史顯示一明確方向存在。

7.根據權利要求6所述的微處理器，其特征在于，該預設值由使用者設定。

8.根據權利要求1所述的微處理器，其特征在于，該數據預存器還用于判斷該近來歷史是否顯示上述載入操作為大數據量，其中，在其他條件不變的狀況下，若上述載入操作為大數據量，該數據預取器所預取的快取列的數量會較上述載入操作不為大數據量時該數據預取器所預取的快取列的數量多。

9.根據權利要求8所述的微處理器，其特征在于，若目前快取列所有上述載入操作的數據量至少為Y字節，該近來歷史顯示上述載入操作為大數據量，其中Y為一預設值。

10.根據權利要求9所述的微處理器，其特征在于，該預設值Y為使用者設定的參數。

11.根據權利要求8所述的微處理器，其特征在于，若上述載入操作中大多數的數據量至少為Y字節，該近來歷史顯示上述載入操作為大數據量，其中Y為一預設值。

12.根據權利要求8所述的微處理器，其特征在于，當該近來歷史沒有顯示該明確方向存在時，若上述載入操作為大數據量，則該數據預取器會預取接續目前快取列之后的兩條快取列至該第二快取存儲器，若上述載入操作非大數據量，則該數據預取器會預取接續目前快取列之后的一條快取列至該第二快取存儲器。

13.根據權利要求1所述的微處理器，其特征在于，于該近來歷史顯示有上述明確方向時，該數據預取器還判斷該近來歷史是否顯示上述載入操作于連續時脈周期內被接收，其中，在其他條件不變的狀況下，若上述載入操作于連續時脈周期內被接收，則由該數據預取器預取至該第一快取存儲器的快取列的數量會多于上述載入操作不于連續時脈周期內被接收時由該數據預取器預取至該第一快取存儲器的快取列的數量。

14.根據權利要求13所述的微處理器，其特征在于，若目前快取列最新的至少C次上述載入操作是于前一次載入操作的連續時脈周期內被接收，該近來歷史顯示目前快取列的所有上述載入操作于連續時脈周期中被接收，其中，C為大于1的一預設整數。

15.根據權利要求14所述的微處理器，其特征在于，該預設整數C為使用者參數。