[發明專利]溝槽功率器件的柵極溝槽的刻蝕方法無效
| 申請號: | 201110087271.1 | 申請日: | 2011-04-08 |
| 公開(公告)號: | CN102184862A | 公開(公告)日: | 2011-09-14 |
| 發明(設計)人: | 呂宇強 | 申請(專利權)人: | 上海先進半導體制造股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 陳亮 |
| 地址: | 20023*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 功率 器件 柵極 刻蝕 方法 | ||
技術領域
本發明涉及半導體制造技術領域,具體來說,本發明涉及一種溝槽功率器件的柵極溝槽的刻蝕方法。
背景技術
功率開關器件(例如VDMOS、IGBT、Cool?MOS等)及其模塊已經被廣泛應用于汽車電子、開關電源以及工業控制等領域,是目前一大熱門研究領域。而溝槽(Trench)結構的功率器件是目前最流行的功率開關器件之一,它采用在溝槽側壁生長柵氧化層并填充多晶硅形成柵極,這種溝槽柵結構大大提高了功率器件平面面積的利用效率,使得單位面積可獲得更大的器件單元溝道寬度和電流密度,從而使器件獲得更大的電流導通能力。
溝槽功率器件與平面功率器件相比,最大的改進就是其具有溝槽型的柵極。圖1為現有技術中一個溝槽功率器件的剖面結構示意圖。如圖所示,該器件為一個絕緣柵雙極型晶體管(Insulated?Gate?Bipolar?Transistor,IGBT),是由雙極型三極管(BJT)和絕緣柵型場效應管(MOSFET)組成的復合全控型電壓驅動式功率半導體器件。上述IGBT器件中,在輕摻雜N型硅襯底100上形成有P體區域(P-body)104。在P體區域104中形成有重摻雜P型接觸107和重摻雜N型接觸108,作為IGBT的發射極。在P體區域104中還形成有貫穿其中并延伸至該輕摻雜N型硅襯底100中的溝槽,里面填充有多晶硅。溝槽中填充的多晶硅會從溝槽中覆蓋到溝槽外P體區域104上,形成各單元互聯的IGBT的柵極105。在溝槽中的多晶硅與P體區域104和輕摻雜N型硅襯底100之間預先形成有一層二氧化硅,作為柵氧化層106。在輕摻雜N型硅襯底100的另一面則形成有重摻雜P型區域101,作為IGBT的集電極,其與輕摻雜N型硅襯底100之間還設置有重摻雜N型緩沖層102,作為IGBT的場終止層。
在上述IGBT器件中,由于溝槽中的多晶硅會從溝槽中覆蓋到溝槽外P體區域104上,與其他溝槽中的多晶硅互聯,則此時溝槽側壁的頂部109就需要有一個的比較圓滑的斜坡,否則如果溝槽側壁的頂部109形成直角或者銳角,就有可能在該處出現尖端放電,使該處的柵氧化層失效,造成器件的可靠性問題。另外,現有技術中也有相關的溝槽刻蝕后再加入多次熱氧化或額外的高密度等離子體(HDP)刻蝕的做法來得到有斜坡頂部的溝槽的做法,但是這樣做不僅工藝較復雜,生產成本昂貴,而且由于高密度等離子體刻蝕會同時引入一些等離子體污染,容易給溝槽功率器件的柵氧化層帶來缺陷。
發明內容
本發明所要解決的技術問題是提供一種溝槽功率器件的柵極溝槽的刻蝕方法,能夠以簡單的工藝獲得具有圓滑頂端斜坡的柵極溝槽,同時避免給柵氧化層和半導體襯底引入缺陷。
為解決上述技術問題,本發明提供一種溝槽功率器件的柵極溝槽的刻蝕方法,包括步驟:
提供半導體襯底,其上依次形成有墊氧化層和硬掩模層,所述硬掩模層依次包括氮化層和氧化層;
依次干法刻蝕所述氧化層、氮化層和墊氧化層直至所述半導體襯底停止,在所述半導體襯底上方形成溝槽窗口;
在所述溝槽窗口中生長熱場氧化層,其厚度根據所述柵極溝槽的頂端斜坡要求而確定;
干法刻蝕所述熱場氧化層并刻蝕所述半導體襯底,在所述半導體襯底中形成所述柵極溝槽;
依次去除所述硬掩模層和墊氧化層。
可選地,所述半導體襯底為硅襯底。
可選地,所述方法在去除所述硬掩模層和墊氧化層之后還包括步驟:
在所述柵極溝槽中形成犧牲氧化層,然后再用濕法清洗法去除所述犧牲氧化層。
可選地,所述墊氧化層厚度為所述氮化層厚度為所述氧化層厚度為
可選地,所述氧化層是由正硅酸乙酯(TEOS)以低壓化學氣相淀積(LPCVD)工藝形成的。
可選地,所述熱場氧化層厚度為
可選地,所述犧牲氧化層是通過干氧氧化法生長的。
與現有技術相比,本發明具有以下優點:
本發明利用硬掩模層在半導體襯底上刻蝕出溝槽窗口,在溝槽窗口中生長熱場氧化層,之后再做柵極溝槽刻蝕。這樣,鉆入墊氧化層下的熱場氧化層形成的鳥嘴就會擠壓半導體襯底表面,自然地形成了柵極溝槽的斜坡狀圓滑頂部。
這種柵極溝槽的刻蝕方法工藝簡單,柵極溝槽的頂端斜坡的形狀大小可以隨場氧工藝可調,對半導體襯底和柵氧化層不會引入缺陷,非常適合用于溝槽IGBT、溝槽VDMOS和溝槽Cool?MOS等功率器件的柵極溝槽工藝。
附圖說明
本發明的上述的以及其他的特征、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯,其中:
圖1為現有技術中一個溝槽功率器件的剖面結構示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海先進半導體制造股份有限公司,未經上海先進半導體制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110087271.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





