[發明專利]半導體器件

有效

• 申請號: 201110085619.3
• 申請日: 2011-03-31
• 公開（公告）號: CN102208394A
• 公開（公告）日: 2011-10-05
• 發明（設計）人: 多田勇治;平川剛;中村博功;黑川敬之
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L23/488
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

相關申請的交叉引用

2010年3月31日提交的包括說明書、附圖和摘要的日本專利申請No.2010-80938的公開的全部內容通過引用結合于此。

技術領域

本發明涉及一種具有再分配層的半導體器件。

背景技術

已經公知系統級封裝(SiP)技術，用于構造在封裝中密封有多個半導體芯片(在下文中稱為“芯片”)的系統。SiP包括在封裝中堆疊或水平布置且密封的多個做好的芯片。因此，根據在每個芯片上形成的焊盤的布置，要被結合的引線的路由變得復雜，有可能導致結合引線相互接觸。為了避免這種問題，在安裝用于密封作為SiP的芯片之前，有時變得需要改變各個芯片上的焊盤位置。

再分配層(在下文中，稱為“RDL”)技術是改變焊盤位置的其中一種方式。在RDL技術中，在現有芯片上形成再分配層。再分配層包括適當定位的新焊盤以及用于耦合在現有芯片上方形成的焊盤和新焊盤的再分配線。在芯片上形成的焊盤可以利用在芯片上形成的再分配層來適當地被重新定位。然而，利用這種技術存在問題。也就是說，在現有芯片上形成的電路和信號線會受到流過在再分配層上形成的焊盤和再分配線的電流所產生的電場噪聲的不利影響。在日本未審專利公布No.2005-005741中公開了解決上述問題的技術。

圖1是在日本未審專利公布No.2005-005741中公開的半導體器件的截面圖。該半導體器件包括在其上方形成電容器101的襯底110上方形成的多層布線層120的最上層上方形成的金屬部分150。多層布線層120包括多個堆疊層，每個堆疊層都與在每個堆疊層上方形成的層間絕緣膜130和布線140絕緣。外部端子400和再分配線500被形成在形成于多層布線層120上方的絕緣膜300上方。每個外部端子400通過再分配線500被耦合到半導體芯片100的電極200。

圖2是在日本未審專利公布No.2005-005741中公開的半導體器件的平面圖。每個金屬部分150被形成在不包含于形成布線140的任意區域中的區域中，且位于電容器101(或模擬電路)以上。每個金屬部分150電耦合到節點200，以保持預定的電位處。

在日本未審專利公布No.2005-005741中公開的半導體器件中，由形成在再分配層上方的外部端子400和再分配線500產生的電場噪聲被金屬部分150屏蔽。因此，可以減少由電場噪聲影響電容101的可能性。而且，由于金屬部分150可以在形成多層布線層120的現有工藝中形成，所以其可以在沒有大大增加總制造工藝的情況下形成。

發明內容

然而，在日本未審專利公布No.2005-005741中公開的半導體器件中，金屬部分沿著形成在再分配層上的外部端子和再分配線的布局來形成，并且當外部端子和再分配線的布局被變化時，金屬部分就不能夠被相應地再定位。此外，每個金屬部分被形成在多層布線層的最上層上、沒有形成用于耦合電路的信號線之處。由此，金屬部分的布局受到由多層布線的布局所施加的限制。

下面將參考下面的“具體實施方式”中使用的附圖標記來描述解決上述問題的方式。附圖標記指用于闡明所附權利要求和“具體實施方式”中的描述之間的對應關系。然而，這些附圖標記不應該用于解釋由所附權利要求限定的本發明的技術范圍。

根據本發明的一方面的半導體器件包括：硅襯底(21)，在所述硅襯底(21)上方形成電路(5)；多層布線層(22)，所述多層布線層(22)具有在硅襯底(21)上方形成的多個布線層(23a至23c)以及在布線層(23a至23c)的最上層的預定位置中形成的第一焊墊(4)；新焊盤(2)，所述新焊盤(2)被提供在多層布線層(22)上方的適當位置中；以及再分配層(30)，所述再分配層(30)提供有將新焊盤(2)和第一焊盤(4)進行耦合的再分配線(1)。多層布線層(22)包括：信號線(6)，所述信號線(6)用于將電信號傳送到電路(5)；以及地線(3)，所述地線(3)被提供在再分配線(1)或新焊盤(2)與電路(5)之間。地線(3)被形成為與新焊盤(2)假定要被定位的位置以及再分配線(1)假定要被形成時所沿的路線相對應。至少沿著地線(3)的至少一部分來形成再分配線(1)。