[發明專利]半導體器件有效

申請號：	201110082959.0	申請日：	2011-03-31
公開（公告）號：	CN102208417A	公開（公告）日：	2011-10-05
發明（設計）人：	舛岡富士雄;中村廣記	申請（專利權）人：	日本優尼山帝斯電子株式會社
主分類號：	H01L27/11	分類號：	H01L27/11;H01L21/8244
代理公司：	隆天國際知識產權代理有限公司 72003	代理人：	鄭小軍;馮志云
地址：	日本***	國省代碼：	日本;JP
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	半導體器件
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種半導體器件。

背景技術

半導體器件、尤其是使用MOS(Metal?Oxide?Semiconductor；金屬氧化物半導體)晶體管的集成電路邁向高集成化。隨著該高集成化，其中所用的MOS晶體管微細化至納米領域。數字電路的基本電路雖為反向器(inverter)電路，但構成該反向器電路的MOS晶體管的微細化進展時，會有下述問題：漏電流的抑制變得困難，因熱載子效應(Hot-Carrier)造成可靠性的降低，且難以由所需的電流量確保的要求減小電路的占有面積。為了解決上述問題，提出有一種在垂直方向將源極、柵極、漏極配置在襯底，且柵極包圍硅柱的構造的環繞柵極晶體管(Surrounding?Gate?Transistor；SGT)，且提出一種使用pMOS及nMOS?SGT的CMOS反向器電路(例如非專利文獻1)。

以2個反向器及2個選擇晶體管來構成SRAM(Static?Random?Access?Memory；靜態隨機存取存儲器)。當利用使用現有技術的SGT的CMOS(Complementary?Metal-Oxide?Semiconductor；互補式金屬氧化物半導體)反向器電路來構成時，以2個pMOS?SGT及4個nMOS?SGT來構成。即，利用使用現有技術的SGT的CMOS反向器電路的SRAM由合計6個柱所構成。

(先前技術文獻)

(非專利文獻)

(非專利文獻1)

S.Watanabe、K.Tsuchida、D.Takashima、Y.Oowaki、A.Nitayama、K.Hieda、H.Takato、K.Sunouchi、F.Horiguchi、K.Ohuchi、F.Masuoka、H.Hara、一種具有應用于超高密度動態隨機存儲器的環繞柵型晶體管的新型電路技術(ANobel?Circuit?Technology?with?Surrounding?Gate?Transistors(SGT’s)for?Ultra?High?Density?DRAM’s)、IEEE?JSSC、Vol.30、No.9、1995。

發明內容

(發明所欲解決的問題)

因此，通過利用1個柱來構成反向器，而以2個柱構成2個反向器，并通過利用2個柱來構成2個選擇晶體管，而以合計4個柱構成SRAM，借此提供一種高集成的CMOS?SRAM。

(解決問題的手段)

本發明的一實施方式為一種具備以行列狀配列在襯底上的2個反向器及2個選擇晶體管的半導體器件，該半導體器件的特征在于，具備：

第一行(row)第二列(column)的第1反向器、

第二行第一列的第2反向器、

第一行第一列的選擇晶體管、以及

第二行第二列的選擇晶體管；

該第一行第二列中的第1反向器，其具有：

第1個第1導電型半導體、極性與該第1個第1導電型半導體不同的第1個第2導電型半導體、及配置在所述第1個第1導電型半導體與所述第1個第2導電型半導體之間的第1絕緣物成為一體而相對于襯底垂直地延伸的1個第1柱；

配置在所述第1個第1導電型半導體之上，且其極性與所述第1個第1導電型半導體不同的第1個第2導電型高濃度半導體；