[發(fā)明專利]淺溝槽隔離結(jié)構(gòu)的制造方法有效
| 申請?zhí)枺?/td> | 201110071151.2 | 申請日: | 2011-03-23 |
| 公開(公告)號: | CN102693932A | 公開(公告)日: | 2012-09-26 |
| 發(fā)明(設(shè)計)人: | 邵群 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 溝槽 隔離 結(jié)構(gòu) 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及集成電路制造工藝,特別涉及一種淺溝槽隔離結(jié)構(gòu)的制造方法。
背景技術(shù)
半導(dǎo)體集成電路通過在半導(dǎo)體襯底中和上形成半導(dǎo)體器件,并將所述半導(dǎo)體器件用互連線連接而形成。其中,不同的半導(dǎo)體器件通過淺溝槽隔離結(jié)構(gòu)隔離。淺溝槽隔離結(jié)構(gòu)形成于半導(dǎo)體襯底中,以在襯底中隔離出用于制造集成電路器件的有源區(qū)。
由于半導(dǎo)體襯底上圖案分布的密度不同,半導(dǎo)體襯底包括密線(Dense)區(qū)和疏線(Iso)區(qū)。而密線區(qū)和疏線區(qū)刻蝕形成的淺溝槽隔離溝槽的寬度是不同的,具體的,疏線區(qū)的淺溝槽隔離溝槽的間距比較寬,關(guān)鍵尺寸(CD)也比較大,而密線區(qū)的淺溝槽隔離溝槽的間距相對比較窄,關(guān)鍵尺寸也相對比較小。例如,在90納米技術(shù)節(jié)點,疏線區(qū)和密線區(qū)的淺溝槽隔離溝槽的深度為350納米~400納米,疏線區(qū)的關(guān)鍵尺寸,即淺溝槽隔離溝槽的寬度為300納米以上,有些甚至達到50微米,而在密線區(qū)的淺溝槽隔離溝槽的寬度僅為90納米~110納米。
此外,隨著關(guān)鍵尺寸的減小,淺溝槽隔離溝槽的深寬比的加大,現(xiàn)有工藝中通常利用高深寬比工藝(HighAspect?Ration?Process,HARP)來對淺溝槽隔離溝槽進行絕緣氧化物的填充,通過高深寬比工藝能夠避免填充淺溝槽隔離溝槽時出現(xiàn)填充空隙,從而提高產(chǎn)品的可靠性。
詳細的,請參考圖1a~1d,其為現(xiàn)有的淺溝槽隔離結(jié)構(gòu)的制造方法的示意圖。
如圖1a所示,提供半導(dǎo)體襯底1,所述半導(dǎo)體襯底1包括密線區(qū)10和疏線區(qū)11,所述半導(dǎo)體襯底1上形成有淺溝槽隔離溝槽12,具體的,半導(dǎo)體襯底1包括硅基底110和形成于所述硅基底110上的氮化硅層111;
如圖1b所示,在淺溝槽隔離溝槽12內(nèi)形成墊氧化硅層(Liner?Oxide)112;
如圖1c所示,通過高深寬比工藝,在所述氮化硅層111和墊氧化硅層112上形成絕緣氧化層113,所述絕緣氧化層113填充滿所述淺溝槽隔離溝槽12;
如圖1d所示,通過化學(xué)機械研磨工藝(CMP),平坦化所述絕緣氧化層113,形成淺溝槽隔離結(jié)構(gòu)13。
請繼續(xù)參考圖1c,由于高深寬比工藝的工藝特性,絕緣氧化層113在密線區(qū)10所沉積的高度較疏線區(qū)11所沉積的高度高。由此,將造成后續(xù)進行化學(xué)機械研磨工藝時,疏線區(qū)11的絕緣氧化層11的高度低于密線區(qū)10的絕緣氧化層11的高度。
請繼續(xù)參考圖1d,最終,通過現(xiàn)有的淺溝槽隔離結(jié)構(gòu)的制造方法制得的淺溝槽隔離結(jié)構(gòu)13,其中,疏線區(qū)11的淺溝槽隔離結(jié)構(gòu)13較密線區(qū)10的淺溝槽隔離結(jié)構(gòu)13的高度低,由此,將會在疏線區(qū)11產(chǎn)生凹陷缺陷,從而降低產(chǎn)品的可靠性。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種淺溝槽隔離結(jié)構(gòu)的制造方法,以解決現(xiàn)有的淺溝槽隔離結(jié)構(gòu)的制造方法制得的淺溝槽隔離結(jié)構(gòu)在疏線區(qū)較在密線區(qū)高度低,從而在疏線區(qū)產(chǎn)生凹陷缺陷,降低產(chǎn)品可靠性的問題。
為解決上述技術(shù)問題,本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)的制造方法,包括:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底包括密線區(qū)和疏線區(qū),所述半導(dǎo)體襯底中形成有淺溝槽隔離溝槽;在所述淺溝槽隔離溝槽內(nèi)形成襯墊氧化硅層;減薄所述疏線區(qū)的襯墊氧化硅層的厚度;通過高深寬比工藝,在所述半導(dǎo)體襯底和襯墊氧化硅層上形成絕緣氧化層,所述絕緣氧化層填充滿所述淺溝槽隔離溝槽;通過化學(xué)機械研磨工藝,平坦化所述絕緣氧化層,形成淺溝槽隔離結(jié)構(gòu)。
可選的,在所述的淺溝槽隔離結(jié)構(gòu)的制造方法中,所述襯墊氧化硅層的厚度為20埃~100埃。
可選的,在所述的淺溝槽隔離結(jié)構(gòu)的制造方法中,所述疏線區(qū)的襯墊氧化硅層的減薄的厚度為5埃~80埃。
可選的,在所述的淺溝槽隔離結(jié)構(gòu)的制造方法中,減薄所述疏線區(qū)的襯墊氧化硅層的厚度的工藝為干法刻蝕或者濕法刻蝕工藝。
可選的,在所述的淺溝槽隔離結(jié)構(gòu)的制造方法中,所述半導(dǎo)體襯底包括硅基底和形成于所述硅基底上的氮化硅層。
可選的,在所述的淺溝槽隔離結(jié)構(gòu)的制造方法中,所述化學(xué)機械研磨工藝對所述絕緣氧化層和所述氮化硅層的研磨選擇比大于5∶1。
可選的,在所述的淺溝槽隔離結(jié)構(gòu)的制造方法中,所述絕緣氧化層的厚度為1000埃~8000埃。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110071151.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





