[發明專利]淺溝槽隔離結構的制造方法有效
| 申請號: | 201110071151.2 | 申請日: | 2011-03-23 |
| 公開(公告)號: | CN102693932A | 公開(公告)日: | 2012-09-26 |
| 發明(設計)人: | 邵群 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 隔離 結構 制造 方法 | ||
1.一種淺溝槽隔離結構的制造方法,其特征在于,包括:
提供半導體襯底,所述半導體襯底包括密線區和疏線區,所述半導體襯底中形成有淺溝槽隔離溝槽;
在所述淺溝槽隔離溝槽內形成襯墊氧化硅層;
減薄所述疏線區的襯墊氧化硅層的厚度;
通過高深寬比工藝,在所述半導體襯底和襯墊氧化硅層上形成絕緣氧化層,所述絕緣氧化層填充滿所述淺溝槽隔離溝槽;
通過化學機械研磨工藝,平坦化所述絕緣氧化層,形成淺溝槽隔離結構。
2.如權利要求1所述的淺溝槽隔離結構的制造方法,其特征在于,所述襯墊氧化硅層的厚度為20埃~100埃。
3.如權利要求1或2所述的淺溝槽隔離結構的制造方法,其特征在于,所述疏線區的襯墊氧化硅層的減薄的厚度為5埃~80埃。
4.如權利要求1所述的淺溝槽隔離結構的制造方法,其特征在于,減薄所述疏線區的襯墊氧化硅層的厚度的工藝為干法刻蝕或者濕法刻蝕工藝。
5.如權利要求1所述的淺溝槽隔離結構的制造方法,其特征在于,所述半導體襯底包括硅基底和形成于所述硅基底上的氮化硅層。
6.如權利要求5所述的淺溝槽隔離結構的制造方法,其特征在于,所述化學機械研磨工藝對所述絕緣氧化層和所述氮化硅層的研磨選擇比大于5:1。
7.如權利要求1所述的淺溝槽隔離結構的制造方法,其特征在于,所述絕緣氧化層的厚度為1000埃~8000埃。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110071151.2/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種裂縫指示劑及其應用方法
- 下一篇:一種報表查詢方法及設備
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





