[發明專利]制造半導體器件的方法

無效

• 申請號: 201110067414.2
• 申請日: 2011-03-21
• 公開（公告）號: CN102237302A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 金相德
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種制造半導體器件的方法，所述方法包括以下步驟：

在半導體襯底之上形成具有上部和下部的電介質夾層，其中濕法刻蝕速率WER在所述電介質夾層的上部比在所述電介質夾層的下部快；

在所述電介質夾層中形成具有上部和下部的溝槽；

執行清洗工藝以使每個溝槽的上部中的開口部分的寬度比每個溝槽的下部的寬度寬；以及

用金屬層填充所述溝槽。

2.如權利要求1所述的方法，其中，形成等離子體增強正硅酸四乙酯PE-TEOS層或SiO₂層的電介質夾層。

3.如權利要求1所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸降低所使用的RF功率來形成所述電介質夾層。

4.如權利要求1所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸降低所使用的O₂的流量來形成所述電介質夾層。

5.如權利要求1所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸增加所述半導體襯底與所使用的噴頭之間的間隔的大小來形成所述電介質夾層。

6.如權利要求1所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸降低所使用的RF功率和O₂的流量，并通過逐漸增加所述半導體襯底與所使用的噴頭之間的間隔的大小來形成所述電介質夾層。

7.如權利要求1所述的方法，其中，所述清洗工藝包括濕法刻蝕工藝。

8.如權利要求1所述的方法，其中，使用緩沖氧化物刻蝕劑BOE或HF溶液來執行所述清洗工藝。

9.一種制造包括金屬線的半導體器件的方法，所述方法包括以下步驟：

在半導體襯底之上形成電介質夾層，其中，所述電介質夾層的物理性質包括：刻蝕劑對所述電介質夾層的上部的濕法刻蝕速率WER比對所述電介質夾層的下部的WER更快；

在所述電介質夾層中形成具有上部和下部的溝槽；

執行清洗工藝以使每個溝槽的寬度從所述溝槽的下部到所述溝槽的上部逐漸增加；

沿著包括所述溝槽在內的所述電介質夾層的表面形成阻擋層和晶種層；

在所述晶種層上形成金屬層以填充所述溝槽；以及

執行拋光工藝以暴露所述電介質夾層的一部分，從而在各個溝槽內形成金屬線。

10.如權利要求9所述的方法，其中，所述電介質夾層包括等離子體增強正硅酸四乙酯PE-TEOS層或SiO₂層。

11.如權利要求9所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸降低所使用的RF功率來形成所述電介質夾層。

12.如權利要求9所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸降低所使用的O₂的流量來形成所述電介質夾層。

13.如權利要求9所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸增加所述半導體襯底與所使用的噴頭之間的間隔的大小來形成所述電介質夾層。

14.如權利要求9所述的方法，其中，在形成所述電介質夾層的工藝中，通過逐漸降低所使用的RF功率和O₂流量，并通過逐漸增加所述半導體襯底與所使用的噴頭之間的間隔的大小來形成所述電介質夾層。

15.如權利要求9所述的方法，其中，使用緩沖氧化物刻蝕劑BOE或HF溶液來執行所述清洗工藝。

16.如權利要求9所述的方法，其中，所述阻擋層包括從鈦Ti層、鉭Ta層、釕Ru層、鈷Co層、TiN層和TaN層中選擇的層。

17.如權利要求10所述的方法，其中，所述金屬層包括銅Cu或鎢W。

18.如權利要求9所述的方法，其中，在所述清洗工藝期間，去除所述電介質夾層上的殘余物。