[發明專利]半導體器件和制造半導體器件的方法

有效

• 申請號: 201110056957.4
• 申請日: 2011-03-01
• 公開（公告）號: CN102194863A
• 公開（公告）日: 2011-09-21
• 發明（設計）人: 脅本博樹;井口研一;吉川功;中島經宏;田中俊介;荻野正明
• 申請（專利權）人: 富士電機控股株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L21/331;H01L21/306;H01L21/78
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張政權

發明背景

1.技術領域

本發明涉及半導體器件和制造半導體器件的方法。

2.相關技術描述

絕緣柵雙極晶體管(IGBT)是一種類型的功率半導體器件。IGBT是具有金屬氧化物半導體場效應晶體管(MOSFET)的高速開關特性和電壓驅動特性、以及雙極晶體管的低導通電壓特性的功率半導體元件。該IGBT的應用領域已從諸如通用反相器、AC伺服、不間斷電源(UPS)或開關電源的工業領域擴展到了諸如電烤箱、飯煲、或頻閃觀測儀的家用電器領域。

已研究了一種利用半導體元件的功率轉換裝置，其中雙向開關元件被應用于諸如矩陣轉換器的直接轉換電路以便于執行AC(交流)/交流轉換，由此減小電路的大小、降低電路的重量和成本，并改進該電路的效率和響應速度。該雙向開關元件通過并聯連接IGBT和具有反相電壓能力(下文中稱為反向阻斷能力)的反并聯二極管(下文中稱為反向阻斷IGBT)形成。因此，需要開發反向阻斷IGBT。

圖25是示出根據相關領域的反向阻斷IGBT的反向電壓阻斷結構的截面圖。如圖25所示，在襯底上設置反向阻斷IGBT的反向電壓阻斷結構，其將為n型漂移區1并包圍有源區(未示出)。在反向阻斷電壓結構中，多個場限環(下文中稱為FLR)2設置在n型漂移區1的正面表面的表面層上，這些場限環是浮動P型區。此外，p型溝道擋塊3設置在元件端部以便于與FLR?2分離開。

n型漂移區1正面的不形成FLR?2和溝道擋塊3的一部分用層間絕緣膜4覆蓋。作為浮動導電膜的場板(下文中稱為FP)5設置在層間絕緣膜4上。FP?5與FLR?2和溝道擋塊3相接觸。p型集電區7設置在n型漂移區1的背面表面的表面層上。

在元件的端部設置p⁺型區(下文中稱為p⁺型隔離層)111用于獲取反向阻斷能力。p+型隔離層111與溝道擋塊3相接觸。凹部6設置成從n型漂移區1的背面表面延伸至p+型隔離層111。p型區8設置在側壁的表面層和凹部6的底部上。p+型隔離層111通過p型區8連接至p型集電區7。

反向阻斷IGBT還具有其中凹部6不設置在背面表面中、而p⁺型隔離層111設置為具有等于n型漂移區1的厚度t₁的深度以便于到達p型集電區7的一種結構。在此情形中，引入n型漂移區1的正面的雜質被擴散以到達n型漂移區1的背面表面，由此形成p⁺型隔離層111。在此情形中，p⁺型隔離層111的擴散深度需要在600V的反向阻斷電壓下大于或等于120μm，且在1200V的反向阻斷電壓下大于或等于200μm。當p⁺型隔離層111的擴散深度大于或等于120μm時，高溫擴散需要在1300℃下執行達100小時或以上，這導致反向阻斷IGBT的通過量減少。因此，當凹部6如圖25所示地設置時，有可能減小p⁺型隔離層111的擴散深度，由此減小用于形成p⁺型隔離層111的高溫擴散負載。

提出了另一種反向阻斷IGBT，其中提供了具有在其背面表面上形成的p型集電層的半導體襯底1，從正面表面延伸至集電層的溝道在襯底的邊緣上形成以便于包圍該邊緣的內部，而通過將雜質擴散至側壁形成的p型隔離區連接至集電層(例如參見日本專利申請公開(JP-A)No.2005-093972)。

圖26是示出根據相關技術的切片的主要部分的截面圖。圖26示出晶片130的切片線131的一部分。如圖26所示，在晶片130中，在切片后將成為芯片的區域中設置反向阻斷IGBT(參見圖25)。切片線131設置在晶片130的反向阻斷IGBT之間。例如，切片線131設置在p⁺型隔離層111上，該p⁺型隔離層111設置在反向阻斷IGBT和凹部6的端部處。晶片130的切片線131包括要通過切片移除的一部分(下文中成為切斷余量)132。

切片帶133粘附在晶片130的背面表面，在該背面表面上形成例如p型集電區7，且整個晶片130粘附至例如環形框架以便切片。然后，晶片130被置于例如平坦桌上，并且切片刀片134被向下移向晶片130的正面以去除晶片130的切斷余量，由此將晶片130切割成單獨的芯片。