[發明專利]超級結半導體器件的制造方法有效
| 申請號: | 201110054890.0 | 申請日: | 2011-03-07 |
| 公開(公告)號: | CN102194700A | 公開(公告)日: | 2011-09-21 |
| 發明(設計)人: | 矢嶋理子 | 申請(專利權)人: | 富士電機系統株式會社 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/205;H01L29/78 |
| 代理公司: | 北京尚誠知識產權代理有限公司 11322 | 代理人: | 龍淳 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 超級 半導體器件 制造 方法 | ||
技術領域
本發明涉及在與半導體基板的主面相垂直的方向,具有使多個所配置的n型柱(column)以及p型柱沿著與主面平行的方向相互鄰接的超級結(super-junction)構造部作為漂移層的超級結半導體器件的制造方法。
背景技術
通常情況下,半導體器件(以下,有時也稱為半導體元件或者僅稱為元件)大致分為在半導體基板的1個面具有電極的橫型元件和在半導體基板的2個面具有電極的縱型元件。縱型半導體器件的導通時漂移電流流動的方向與斷開時由反偏置電壓(反偏壓)產生的耗盡層延伸的方向相同。例如,在通常的屏極(planar)型的n溝道縱型MOSFET(金屬氧化物半導體場效應晶體管)的情況下,高電阻的n-漂移層的部分起到MOSFET導通狀態時沿著縱方向流過漂移電流的區域的作用,斷開狀態時耗盡,提高耐壓。縮短該高電阻的n-漂移層的電流路徑由于漂移電阻低,因此與降低MOSFET的實質的導通電阻的效果相聯系,但是反之,從p基區(base)與n-漂移區之間的pn結行進的漂移—基間耗盡層的擴展寬度狹窄,為了迅速地達到硅的臨界電場強度,耐壓降低。反之,在耐壓高的半導體器件中,由于n-漂移層厚,因此導通電阻必然很大,損失增加。把這種導通電阻與耐壓之間的關系稱為折衷(tradeoff)關系。該折衷關系已知在IGBT、雙極型晶體管、二極管等半導體器件中也同樣成立。另外,該關系對于導通時漂移電流流動的方向與斷開時由反偏置電壓引起的耗盡層的延伸方向不同的橫型半導體器件也相同。
作為對該問題的解決方法,如圖2所示,已知在與半導體基板的主面垂直的方向上,把漂移層以較長的層狀或者柱狀的形狀,分為提高了雜質濃度的多個n型的漂移區(n型柱)4和p型的隔離區(p型柱)5,在與主面平行的方向中,制成由交替反復鄰接地配置的并列pn區構成的超級結構造部10的超級結半導體器件(超級結MOSFET)。該超級結半導體器件的上述超級結構造部10具有與在斷開狀態時耗盡,承擔耐壓的漂移層相同的功能。
上述超級結MOSFET與通常的屏極型的n溝道縱型MOSFET的構造上的最大區別在于漂移層在單一的導電型中不是均勻的雜質濃度的層,而是成為由上述那樣的并列pn區構成的超級結構造部10。在該超級結構造部10中,即使各個p型的隔離區(p型柱)5和n型的漂移區(n型柱)4的雜質濃度(以下,有時僅記述為濃度)比同耐壓類別(class)的通常的元件高,由于在斷開狀態下耗盡層也從超級結構造部10內的并列pn結起向兩側擴展,在低電場強度下使漂移層整體耗盡,因此能夠實現高耐壓。
另一方面,在包括超級結半導體器件的半導體器件中,特別是在屏極接合型半導體器件中,通常情況下為了使其成為高耐壓元件,在包圍主電流流動的元件活性部100的周圍需要周緣耐壓構造部200。如果沒有該周緣耐壓構造部200,則在漂移層外周端中產生電場集中部位,耐壓降低,難以實現高耐壓。進而,在通過使pn接合面在每個半導體器件區域中向一個主面側彎曲,使其pn結末端與上述一個主面交叉,用絕緣膜8覆蓋并保護該交叉的面,由此在pn結保持成為反偏置電壓的朝向的耐壓的屏極接合型半導體器件中,在包括上述絕緣膜8的周緣耐壓構造部200中需要耐電荷性(感應電荷阻斷功能)。即,即使確保了所設計的初始耐壓,但是在絕緣膜8中無耐電荷性或者耐電荷性小的元件中,隨著時間的經過,由于在上述絕緣膜8中感應的外部電荷的影響,基板表面的電場分布發生變化產生電場集中部位,耐壓逐漸降低,發生耐壓可靠性的降低。
在上述的具備由并列pn區構成的超級結構造部10的超級結MOSFET的周緣耐壓構造部200的情況下,為了提高上述耐電荷性,需要在周緣耐壓構造部200內的超級結構造部10的基板表面側(上層)中配置有均勻的雜質濃度的n-低濃度外延層3。從而,根據設計耐壓,在超級結構造部10的上層設置的n-低濃度外延層3的表層中,沿著基板表面以所需要的間隔相互離開的方式,設置多個超級結半導體器件的周緣耐壓構造部200的p型保護環區7。進而,該周緣耐壓構造部200具備該p型保護環區7表面和最外周的p型保護環區7a表面相互電連接的導電性屏極9,進而,具有在上述p型溝道截止區11(或者也可以是n型溝道截止區)上還具備電連接的導電性屏極12的構造。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于富士電機系統株式會社,未經富士電機系統株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110054890.0/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





