[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 201110045404.9
• 申請日: 2011-02-24
• 公開（公告）號: CN102651397A
• 公開（公告）日: 2012-08-29
• 發明（設計）人: 朱慧瓏;尹海洲;駱志炯
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/04
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 鄭瑜生

技術領域

本發明通常涉及半導體制造技術領域，具體來說，涉及一種半導體器件及其制造方法。

背景技術

石墨烯自從被發現以來，已成為世界各國研究小組的研究熱點，它是碳的一種新形態，由于其具有一系列獨一無二的電學和物理學性質，成為構建納米電子器件的理想材料。而在石墨烯MOS器件的制造中，由于石墨烯層太薄，很難對其進行高濃度摻雜，從而使包含石墨烯的MOS器件的外部電阻較大。

因此，如何在石墨烯中形成摻雜，以減小包含石墨烯的MOS器件的外部電阻，成為本領域技術人員亟待解決的技術問題。

發明內容

本發明提供了一種半導體器件及其制造方法，利于在石墨烯層中形成摻雜，以減小包含石墨烯層的MOS器件的外部電阻。

為達到上述目的，一方面，本發明提出一種制造半導體器件的方法，所述方法包括：提供半導體襯底；在所述半導體襯底上形成絕緣層；在所述絕緣層上形成石墨烯層；在所述石墨烯層上形成柵極結構；以所述柵極結構為掩膜，在所述半導體襯底中形成摻雜區。

另一方面，本發明還提供了一種半導體器件，所述半導體器件包括：半導體襯底；柵極結構，所述柵極結構形成于石墨烯層上，所述石墨烯層位于絕緣層上，所述絕緣層位于所述半導體襯底上；感應摻雜區，所述感應摻雜區位于所述柵極結構兩側且嵌于所述石墨烯層表層；摻雜區，所述摻雜區位于所述柵極結構兩側且嵌于所述半導體襯底表層。

根據本發明提供的技術方案，通過在所述半導體襯底中形成摻雜區，繼而，在石墨烯層表層由于靜電感應(優選地，在電場作用下)形成感應摻雜區，以在石墨烯層中形成摻雜，利于減小包含石墨烯層的半導體器件的外部電阻。

附圖說明

圖1示出了本發明提供的半導體器件制造方法實施例中各步驟的流程圖；

圖2-6示出了本發明提供的半導體器件實施例的各個制造階段的中間結構示意圖。

具體實施方式

下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

參考圖1和圖2，在步驟S01中，提供半導體襯底200。在本實施例中，襯底200包括硅襯底(例如晶片)，在其他的實施例中，襯底200還可以包括其他基本半導體或化合物半導體，例如Ge、SiGe、GaAs、InP、SiC或金剛石等。根據現有技術公知的設計要求(例如p型襯底或者n型襯底)，襯底200可以包括各種摻雜配置。此外，襯底200可以可選地包括外延層，可以被應力改變以增強性能，以及可以包括絕緣體上硅(SOI)結構。

在步驟S02中，在所述半導體襯底200上形成絕緣層202，參考圖2。可以通過化學氣相沉積(CVD)、低壓化學氣相沉積(LPCVD)或氧化等其他合適的方法在所述襯底200上沉積形成絕緣層202，由于本發明實施例以體硅作為襯底材料，絕緣層202優選為氧化硅，絕緣層的厚度大約為1nm-20nm，如5nm、10nm或15nm。

在步驟S03中，在所述絕緣層202上形成石墨烯層204，參考圖2。本發明實施例以石墨烯層為例，例如可以在所述絕緣層202上沉積單層或多層的石墨烯材料，可以利用CVD、熱分解法、微機械剝離法，及其鍵合轉移法或其他合適的方法來形成石墨烯層204。

在步驟S04中，在所述石墨烯層204上形成柵極結構，參考圖3。其中，所述柵極結構可以包括柵介質層206，以及形成在所述柵介質層206上的柵電極208。所述柵電極208可以是一層或多層結構，在本發明實施例中，所述柵電極為兩層結構，包括金屬柵極層208-1和多晶硅層208-2，所述金屬柵極208-1可以為例如TiN，厚度可以為20nm-50nm，所述多晶硅層208-2厚度可以為30nm-100nm。