[發明專利]設計集成電路的方法

有效

• 申請號: 201110044071.8
• 申請日: 2011-02-22
• 公開（公告）號: CN102446237A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 劉宏毅;王中興;侯永清;張麗絲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 陳紅

技術領域

本發明的方法是有關于一種集成電路的設計。特別是有關于不同技術世代的集成電路的縮小。

背景技術

為了要能包含更多功能和達到較好的性能與較少的成本，集成電路是以愈來愈小的尺寸來形成。然而，已有一些前人留下的遺贈電路(Legacy?Circuit)，這些電路是以較大的尺寸來設計。將這些電路重新設計成較小的尺寸是不經濟的，而在被制作于硅晶片上之前，這些電路通常已被縮小過了。傳統上，晶片廠進行縮小集成電路的任務。

由于集成電路的性能常常與其大小相關，某些集成電路較佳是不要被縮小。例如：模擬電路和一些高速集成電路需要維持它們原本的大小，以使其性能于不同集成電路世代中維持不變。此情形產生了兩難的狀況。由于這些不可縮小的集成電路常常和可縮小的集成電路一起整合于相同的半導體芯片中，此可縮小的電路的性能不受其尺寸所影響，故半導體芯片的集成電路無法一致地被縮小。若要保持不可縮小的電路原封不動，則需努力以只縮小可縮小的電路。

為了逹到這個目標，典型地是先放大不可縮小的電路的繪圖數據系統(GDS或GDSII格式)布局。再由此不可縮小電路的被放大的GDS布局產生一摘要/幻象電路。將被放大的GDS布局與其摘要電路合并至可縮小的電路的GDS布局和摘要電路，以產生新的集成電路。然后，晶片廠可縮小此新的集成電路至與不可縮小的電路的GDS布局被放大時實質相同的尺寸級(Scale)。因此，當可縮小的電路被縮小時，不可縮小的電路的GDS布局被恢復至原來的尺寸。

然而，已知的縮小集成電路的方法有下列缺點。第一，即使不可縮小的電路是被放大再縮小至同樣的尺寸級，所造成的最終電路的尺寸和位置可能不會與原來的設計完全相同。此是因為集成電路扣入(Snap)至方格(Grids)中，造成集成電路組件的大小和/或位置的改變，有時候斷線，而此改變會引起性能漂移(Drift)。第二，GDS文件典型地為數個層級的階層式架構(Herarchical)，為了避免因集成電路扣入至方格所引起的不利的斷線產生，GDS文件的階層式架構需被扁平化至同一層級，因而造成一個大的GDS文件使得處理時間(例：布局后模擬時間)明顯增加。

發明內容

本發明的目的在提供一種設計集成電路的方法，以改善上述的問題。

根據本發明的一實施例，本發明提供一種設計集成電路的方法。在此方法中，首先提供在第一尺寸級上的集成電路的設計，其中集成電路包含可縮小的電路和不可縮小的電路。此可縮小的電路，包含第一知識產權(Intellectual?Property；IP)；不可縮小的電路，包含具階層式結構的第二知識產權。接著，形成標記層以覆蓋不可縮小的電路，其中可縮小的電路未被標記層所覆蓋。然后，使用模擬工具來模擬具階層式結構的不可縮小的電路的電氣性能，其中模擬步驟中所模擬的不可縮小的電路是在第二尺寸級上，第二尺寸級小于第一尺寸級，其中放大倍率是等于第一尺寸級對第二尺寸級的比值。

根據本發明的另一實施例，本發明提供一種設計集成電路的方法。在此方法中，首先提供在第一尺寸級上的集成電路的設計，其中集成電路包含可縮小的電路和不可縮小的電路。此可縮小的電路，包含第一知識產權；不可縮小的電路，包含具階層式結構的第二知識產權。接著，以放大倍率來放大第二知識產權，而產生被放大的知識產權，整合被放大的知識產權與第一知識產權，而產生全芯片知識產權。然后，使用模擬工具來模擬具有階層式架構的不可縮小的電路的電氣性能，其中模擬步驟中所模擬的不可縮小的電路是在第二尺寸級上，第二尺寸級小于第一尺寸級，其中放大倍率是等于第一尺寸級對第二尺寸級的比值。

根據本發明的又一實施例，本發明提供一種設計集成電路的方法。在此方法中，首先提供在第一尺寸級的集成電路上的設計，其中集成電路包含可縮小的電路和不可縮小的電路。此可縮小的電路，包含第一知識產權；不可縮小的電路，包含具階層式結構的第二知識產權。然后，以放大倍率來放大第二知識產權，以產生被放大的知識產權，包含以放大倍率來放大第二知識產權中的數個接觸窗/介層窗，以產生數個被放大的接觸窗/介層窗。接著，重新計算出被放大的知識產權中接觸窗/介層窗的數個新位置，自被放大的知識產權中刪除被放大的接觸窗/介層。然后，重繪接觸窗/介層窗于被放大的知識產權中，其被重繪的接觸窗/介層窗的尺寸與第二知識產權中的接觸窗/介層窗相同。

本發明的優點為，在不可縮小知識產權的原本的階層式結構上進行模擬，結果布局后模擬所需的時間減少。除此之外，借著使用鈷/介層窗重新定位方法，使用縮減級技術和全節點技術的鈷/介層窗的大小和位置可以精確匹配。