[發明專利]半導體襯底隔離的形成方法

無效

• 申請號: 201110041586.2
• 申請日: 2011-02-21
• 公開（公告）號: CN102646622A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 尹海洲;駱志炯;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所;北京北方微電子基地設備工藝研究中心有限責任公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 張磊

技術領域

本發明涉及半導體制造領域，特別涉及一種通過SIMOX(Separation?byImplanted?Oxygen，注氧隔離)技術形成半導體襯底隔離的方法。

背景技術

淺溝槽隔離(Shallow?trench?isolation，STI)工藝是在半導體襯底上形成隔離區的一種標準工藝，目前被廣泛應用于半導體行業，尤其是超大規模集成(ULSI)電路中。STI工藝過程可以分為三個主要步驟：槽刻蝕、氧化物填充和氧化物平坦化。相對于更早期的隔離工藝如局域氧化工藝(LOCOS)，STI工藝更為復雜。

現有技術中已有利用SIMOX技術制造的絕緣體上硅晶片，即在高溫條件下，將高劑量氧離子注入到單晶硅中形成隔離層，在超高溫退火條件下形成頂層硅、二氧化硅埋氧層、體硅三層結構的新型半導體材料，參見專利“Process?for?fabrication?of?a?SIMOX?substrate，US?6,740,565?B2”。

綜上，有必要結合半導體微加工領域的如SIMOX和/或其他技術開發更為簡易的隔離工藝，以適應半導體工業的應用。

發明內容

本發明的目的旨在至少解決上述技術問題之一，特別是提供一種通過SIMOX工藝形成半導體襯底隔離的方法。

為達到上述目的，本發明提出一種半導體襯底隔離的形成方法，包括以下步驟：提供半導體襯底；在所述半導體襯底上依次形成第一氧化物層和氮化物層；在所述氮化物層和第一氧化物層中形成開口，以暴露部分區域的所述半導體襯底；從所述開口處向所述半導體襯底注入氧離子；執行退火操作，以使所述部分區域中至少表層所述半導體襯底形成第二氧化物層；去除所述氮化物層和所述第一氧化物層。

優選地，利用所述第二氧化物層作為隔離區，以形成所述半導體襯底的隔離。

本發明結合SIMOX工藝，提出在半導體襯底的部分區域注入氧離子并經過高溫退火以形成襯底隔離的方法。相對于傳統的STI工藝，該方法工藝流程更為簡易，并且適用于普通半導體襯底和SOI(Semiconductor-on-Insulator，絕緣體上半導體)襯底。

本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，本發明的附圖是示意性的，因此并沒有按比例繪制。其中：

圖1-8中示出本發明實施例的襯底隔離的形成方法的各個步驟對應的器件結構剖面圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。

下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

以下，將參照這些附圖對本發明實施例的各個步驟予以詳細說明。

步驟S01：提供半導體襯底100，如圖1所示。半導體襯底100可以包括任何適合的半導體襯底材料，具體可以是但不限于硅、鍺、鍺硅、SOI(例如絕緣體上硅襯底或絕緣體上硅鍺襯底)、碳化硅、砷化鎵或者任何III/V族化合物半導體等。根據現有技術公知的設計要求(例如p型襯底或者n型襯底)，半導體襯底100可以包括各種摻雜配置。本發明實施例以絕緣體上硅襯底為例，所述絕緣體上硅襯底包括體硅襯底102，位于體硅襯底上的埋氧層(如氧化硅層)104，以及位于埋氧層104上的硅層106，其中，埋氧層的厚度優選地為5nm-10nm。

步驟S02：在所述半導體襯底100上依次形成第一氧化物層108和氮化物層110，如圖2所示。