[發明專利]集成電路以及集成電路方法

有效

• 申請號: 201110035473.1
• 申請日: 2011-01-28
• 公開（公告）號: CN102347066A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 鄧儒杰;許國原
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 張浴月;劉文意

技術領域

本發明涉及集成電路。尤其涉及半導體基板上的靜態隨機存取存儲器(SRAM)的電路。

背景技術

半導體存儲器裝置不斷設計的更小，更快，以及更少的電源需求，以利于可攜帶裝置使用電池電源。靜態隨機存取存儲器為易失性存儲器(volatile?memory)，其廣泛地使用于膝上型電腦(laptop)以及個人數字助理(PDAs)，其中各存儲器單元包括晶體管基極雙穩態閂鎖(transistor-based?bistable?latch)，其不是在“導通”狀態就是在“不導通”狀態。靜態隨機存取存儲器裝置可包括制造于集成電路芯片上數千個單獨存儲器單元的矩陣。

標準操作狀態下的靜態隨機存取存儲器陣列在數據并未讀出或寫入時，其漏電流使得傳統靜態隨機存取存儲器陣列有高功率消耗。為了減少靜態隨機存取存儲器陣列的漏電流以及功率消耗，通常于低電壓供應節點Vss以及靜態隨機存取存儲器陣列之間耦接一個自偏壓二極管。然而，自偏壓二極管經由制程、電壓、以及溫度(process?voltage?temperature或PVT)后產生顯著的變化，因此產生數據保存與溢漏最佳化之間的問題。

舉例來說，當自偏壓二極管于“不導通”狀態，則電流不會流過該二極管，電荷累積于該二極管與靜態隨機存取存儲器陣列之間的節點，因而增加該節點的電壓，故減少跨于該靜態隨機存取存儲器陣列的電壓降(例如，保存電壓)。自偏壓二極管經過制程、電壓、以及溫度變化的臨界電壓變化造成保存電壓的降低。

因此，需有一種改善靜態隨機存取存儲器的設計。

發明內容

為了解決上述問題，根據本發明一實施例提供一種集成電路，包括：一靜態隨機存取存儲器陣列，耦接至一第一電壓供應節點以及一第二電壓供應節點，上述第一以及第二電壓供應節點提供一保存電壓跨接于上述靜態隨機存取存儲器陣列；一電流限制器，配置于上述靜態隨機存取存儲器陣列以及上述第一電壓供應節點之間；以及一電壓調整器，并聯耦接上述電流限制器于上述靜態隨機存取存儲器陣列以及上述第一電壓供應節點之間，上述電壓調整器用以維持上述保存電壓高于一既定電平。

根據本發明一實施例提供一種集成電路，包括：一靜態隨機存取存儲器陣列，耦接至一第一電壓供應節點以及一第二電壓供應節點，上述第一以及第二電壓供應節點提供一保存電壓跨接于上述靜態隨機存取存儲器陣列；一電流限制器，具有一第一MOS晶體管配置于上述靜態隨機存取存儲器陣列以及上述第一電壓供應節點之間；以及一電壓調整器，并聯耦接上述電流限制器于上述靜態隨機存取存儲器陣列以及上述第一電壓供應節點之間，且包括一運算放大器以及一第二MOS晶體管，上述運算放大器具有一第一輸入端耦接至上述靜態隨機存取存儲器陣列和上述電流限制器間的一節點，以及一第二輸入端用以接收一參考電壓，且上述運算放大器的一輸出耦接至上述第二MOS晶體管的一柵極，其中上述電流調整器根據上述靜態隨機存取存儲器陣列和上述電流限制器間的上述節點的電壓與上述參考電壓的一電壓差提供一切換電壓至上述第二MOS晶體管的上述柵極，用以維持上述保存電壓高于一既定電平。

根據本發明一實施例提供一種集成電路方法，包括：檢測一節點的一節點電壓，上述節點耦接于一靜態隨機存取存儲器陣列以及一電流限制器之間；比較上述節點電壓以及一參考電壓；以及當上述節點電壓高于上述參考電壓時，汲入上述節點的電流，使跨于上述靜態隨機存取存儲器陣列的一保存電壓維持一既定電平之上。

本發明上述改善的靜態隨機存取存儲器保存防護的電路及方法有助于維持跨于靜態隨機存取存儲器陣列的保存電壓高于一既定臨界值，同時提供溢漏保護。因此，本發明所揭示的靜態隨機存取存儲器保存防護的電路及方法比起傳統僅具有溢漏防護的電路，提供更可靠的數據保存。

附圖說明

圖1A為顯示一靜態隨機存取存儲器陣列的一實施例的電路圖。

圖1B為顯示一傳統用于減少靜態隨機存取存儲器陣列漏電流的電路圖。

圖1C為顯示圖1B所示的NMOS晶體管跨壓的時序圖。

圖1D為顯示圖1C所示流過NMOS晶體管的電流的時序圖。

圖2A為顯示一靜態隨機存取存儲器保存防護電路的一實施例的電路圖。

圖2B為顯示一靜態隨機存取存儲器保存防護電路的另一實施例的電路圖。

圖2C為顯示一靜態隨機存取存儲器保存防護電路的另一實施例的電路圖。

圖3為顯示圖2A～圖2C所示的電壓電平移位器的實施例的電路圖。