[發(fā)明專(zhuān)利]集成電路以及集成電路方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110035473.1
• 申請(qǐng)日: 2011-01-28
• 公開(kāi)（公告）號(hào): CN102347066A
• 公開(kāi)（公告）日: 2012-02-08
• 發(fā)明（設(shè)計(jì)）人: 鄧儒杰;許國(guó)原
• 申請(qǐng)（專(zhuān)利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類(lèi)號(hào): G11C11/4063
• 分類(lèi)號(hào): G11C11/4063
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 張?jiān)≡?劉文意

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路。尤其涉及半導(dǎo)體基板上的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的電路。

背景技術(shù)

半導(dǎo)體存儲(chǔ)器裝置不斷設(shè)計(jì)的更小，更快，以及更少的電源需求，以利于可攜帶裝置使用電池電源。靜態(tài)隨機(jī)存取存儲(chǔ)器為易失性存儲(chǔ)器(volatile?memory)，其廣泛地使用于膝上型電腦(laptop)以及個(gè)人數(shù)字助理(PDAs)，其中各存儲(chǔ)器單元包括晶體管基極雙穩(wěn)態(tài)閂鎖(transistor-based?bistable?latch)，其不是在“導(dǎo)通”狀態(tài)就是在“不導(dǎo)通”狀態(tài)。靜態(tài)隨機(jī)存取存儲(chǔ)器裝置可包括制造于集成電路芯片上數(shù)千個(gè)單獨(dú)存儲(chǔ)器單元的矩陣。

標(biāo)準(zhǔn)操作狀態(tài)下的靜態(tài)隨機(jī)存取存儲(chǔ)器陣列在數(shù)據(jù)并未讀出或?qū)懭霑r(shí)，其漏電流使得傳統(tǒng)靜態(tài)隨機(jī)存取存儲(chǔ)器陣列有高功率消耗。為了減少靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的漏電流以及功率消耗，通常于低電壓供應(yīng)節(jié)點(diǎn)Vss以及靜態(tài)隨機(jī)存取存儲(chǔ)器陣列之間耦接一個(gè)自偏壓二極管。然而，自偏壓二極管經(jīng)由制程、電壓、以及溫度(process?voltage?temperature或PVT)后產(chǎn)生顯著的變化，因此產(chǎn)生數(shù)據(jù)保存與溢漏最佳化之間的問(wèn)題。

舉例來(lái)說(shuō)，當(dāng)自偏壓二極管于“不導(dǎo)通”狀態(tài)，則電流不會(huì)流過(guò)該二極管，電荷累積于該二極管與靜態(tài)隨機(jī)存取存儲(chǔ)器陣列之間的節(jié)點(diǎn)，因而增加該節(jié)點(diǎn)的電壓，故減少跨于該靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的電壓降(例如，保存電壓)。自偏壓二極管經(jīng)過(guò)制程、電壓、以及溫度變化的臨界電壓變化造成保存電壓的降低。

因此，需有一種改善靜態(tài)隨機(jī)存取存儲(chǔ)器的設(shè)計(jì)。

發(fā)明內(nèi)容

為了解決上述問(wèn)題，根據(jù)本發(fā)明一實(shí)施例提供一種集成電路，包括：一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列，耦接至一第一電壓供應(yīng)節(jié)點(diǎn)以及一第二電壓供應(yīng)節(jié)點(diǎn)，上述第一以及第二電壓供應(yīng)節(jié)點(diǎn)提供一保存電壓跨接于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列；一電流限制器，配置于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列以及上述第一電壓供應(yīng)節(jié)點(diǎn)之間；以及一電壓調(diào)整器，并聯(lián)耦接上述電流限制器于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列以及上述第一電壓供應(yīng)節(jié)點(diǎn)之間，上述電壓調(diào)整器用以維持上述保存電壓高于一既定電平。

根據(jù)本發(fā)明一實(shí)施例提供一種集成電路，包括：一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列，耦接至一第一電壓供應(yīng)節(jié)點(diǎn)以及一第二電壓供應(yīng)節(jié)點(diǎn)，上述第一以及第二電壓供應(yīng)節(jié)點(diǎn)提供一保存電壓跨接于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列；一電流限制器，具有一第一MOS晶體管配置于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列以及上述第一電壓供應(yīng)節(jié)點(diǎn)之間；以及一電壓調(diào)整器，并聯(lián)耦接上述電流限制器于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列以及上述第一電壓供應(yīng)節(jié)點(diǎn)之間，且包括一運(yùn)算放大器以及一第二MOS晶體管，上述運(yùn)算放大器具有一第一輸入端耦接至上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列和上述電流限制器間的一節(jié)點(diǎn)，以及一第二輸入端用以接收一參考電壓，且上述運(yùn)算放大器的一輸出耦接至上述第二MOS晶體管的一柵極，其中上述電流調(diào)整器根據(jù)上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列和上述電流限制器間的上述節(jié)點(diǎn)的電壓與上述參考電壓的一電壓差提供一切換電壓至上述第二MOS晶體管的上述柵極，用以維持上述保存電壓高于一既定電平。

根據(jù)本發(fā)明一實(shí)施例提供一種集成電路方法，包括：檢測(cè)一節(jié)點(diǎn)的一節(jié)點(diǎn)電壓，上述節(jié)點(diǎn)耦接于一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列以及一電流限制器之間；比較上述節(jié)點(diǎn)電壓以及一參考電壓；以及當(dāng)上述節(jié)點(diǎn)電壓高于上述參考電壓時(shí)，汲入上述節(jié)點(diǎn)的電流，使跨于上述靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的一保存電壓維持一既定電平之上。

本發(fā)明上述改善的靜態(tài)隨機(jī)存取存儲(chǔ)器保存防護(hù)的電路及方法有助于維持跨于靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的保存電壓高于一既定臨界值，同時(shí)提供溢漏保護(hù)。因此，本發(fā)明所揭示的靜態(tài)隨機(jī)存取存儲(chǔ)器保存防護(hù)的電路及方法比起傳統(tǒng)僅具有溢漏防護(hù)的電路，提供更可靠的數(shù)據(jù)保存。

附圖說(shuō)明

圖1A為顯示一靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的一實(shí)施例的電路圖。

圖1B為顯示一傳統(tǒng)用于減少靜態(tài)隨機(jī)存取存儲(chǔ)器陣列漏電流的電路圖。

圖1C為顯示圖1B所示的NMOS晶體管跨壓的時(shí)序圖。

圖1D為顯示圖1C所示流過(guò)NMOS晶體管的電流的時(shí)序圖。

圖2A為顯示一靜態(tài)隨機(jī)存取存儲(chǔ)器保存防護(hù)電路的一實(shí)施例的電路圖。

圖2B為顯示一靜態(tài)隨機(jī)存取存儲(chǔ)器保存防護(hù)電路的另一實(shí)施例的電路圖。

圖2C為顯示一靜態(tài)隨機(jī)存取存儲(chǔ)器保存防護(hù)電路的另一實(shí)施例的電路圖。

圖3為顯示圖2A～圖2C所示的電壓電平移位器的實(shí)施例的電路圖。