[發明專利]半導體器件及其制造方法

有效

• 申請號: 201110032751.8
• 申請日: 2011-01-27
• 公開（公告）號: CN102142426A
• 公開（公告）日: 2011-08-03
• 發明（設計）人: 松村明
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/02
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

相關申請的交叉引用

這里通過參考引入2010年1月28日提交的日本專利申請No.2010-16732的全部公開內容，包括說明書、附圖和摘要。

技術領域

本發明涉及半導體器件及其制造方法，具體地涉及具有金屬電阻器層的半導體器件和該器件的制造方法。

背景技術

微計算機產品和振蕩器通常作為單獨結構提供。近年來，為了縮小版圖面積、降低生產成本等的目的，已將振蕩器集成在微計算機芯片中。為了實現振蕩器在微計算機芯片中的集成，需要振蕩頻率在任何環境(電壓/溫度)下穩定輸出。因此需要微計算機產品的高速OCO(片上振蕩器)電路實現作為目標精確度的例如40MHz±1％。

作為高速OCO(片上振蕩器)電路(其為模擬電路)中的恒定電流生成器電路的電阻器，使用多晶硅電阻器。然而，由于所謂的壓阻效應，多晶硅電阻器的電阻根據應力變化。具體地，電阻根據封裝步驟中以及封裝步驟之后的模壓應力而顯著地變化。因此高速OCO電路的頻率極大地變化，并且結果，可能難以實現高速OCO電路的目標精確度。

作為現有技術文獻，專利文獻1公開了一種振蕩器電路，其能夠縮小版圖面積、減少對電源電壓的依賴性以及減少在啟動時的上升時間。該電路通過使用低阻電阻器的恒定電流電路而實現。

作為另一現有技術文獻，專利文獻2公開了一種具有如下結構的半導體集成電路，即使當電阻由于壓阻效應而改變時，該結構也不會使檢測電壓的設定值變化，其中所述壓阻效應根據非均勻分布在芯片上的模壓應力而出現。

作為又一現有技術文獻，專利文獻3公開了一種具有如下配置的半導體器件，在光刻中曝光以限定金屬電阻器的形成位置時，該配置能夠防止在抗蝕劑膜中生成駐波，并由此減少金屬電阻器的尺寸變化。

作為另一現有技術文獻，專利文獻4公開了一種具有電阻器的半導體器件，該電阻器的特征是低的寄生電容和小的由于熱處理所致的電阻變化。

[專利文獻1]日本專利公開No.64699/1997

[專利文獻2]日本專利公開No.17113/1999

[專利文獻3]日本專利公開No.2008-251616

[專利文獻4]日本專利公開No.2009-021509

發明內容

本發明所要解決的問題在于，當在半導體器件中的電路中使用多晶硅電阻器時，多晶硅電阻器的電阻由于施加的應力(為所謂的壓阻效應)而變化。因此，本發明的一個目的在于提供一種具有即使當施加應力時也免于電阻變化的結構的半導體器件和該半導體器件的制造方法。

根據本發明的一個例子的半導體器件具有以下配置。該配置具有第一層間絕緣膜，和設置在第一層間絕緣膜之上的多個第一虛層，該多個第一虛層布置成在第一方向中在其任意相鄰兩個層之間具有預定間隔并且在與第一方向垂直的第二方向中延伸。該配置還具有第二層間絕緣膜，其覆蓋第一虛層并具有平坦化平面。該配置還具有金屬電阻器層，其設置在第二層間絕緣膜之上并在第一方向(X)中延伸。

本例使得能夠提供一種即使當施加應力時也免于電阻變化的半導體器件和該器件的制造方法。

附圖說明

圖1是示出其上具有本發明實施例1的半導體器件的微計算機芯片的整個結構的平面圖；

圖2是在圖1中圍繞有II的區域的放大平面圖；

圖3是沿著圖2中的線III-III在箭頭方向中所取的橫截面圖；

圖4是示出本發明實施例1的半導體器件的制造方法的第一步驟的示意性橫截面圖；

圖5是示出本發明實施例1的半導體器件的制造方法的第二步驟的示意性橫截面圖；

圖6是示出本發明實施例1的半導體器件的制造方法的第三步驟的示意性橫截面圖；

圖7是示出本發明實施例1的半導體器件的制造方法的第四步驟的示意性橫截面圖；

圖8是示出本發明實施例1的半導體器件的制造方法的第五步驟的示意性橫截面圖；

圖9是示出本發明實施例1的半導體器件的制造方法的第六步驟的示意性橫截面圖；

圖10是示出本發明實施例1的半導體器件的制造方法的第七步驟的示意性橫截面圖；

圖11是示出本發明實施例1的半導體器件的制造方法的第八步驟的示意性橫截面圖；

圖12是示出本發明實施例1的半導體器件的制造方法的第九步驟的示意性橫截面圖；

圖13是示出本發明實施例1的半導體器件的制造方法的第十步驟的示意性橫截面圖；

圖14是示出根據背景技術的半導體器件的結構的示意性橫截面圖；