[發明專利]半導體模塊及其制造方法

有效

• 申請號: 201110022812.2
• 申請日: 2011-01-20
• 公開（公告）號: CN102263092A
• 公開（公告）日: 2011-11-30
• 發明（設計）人: 羽鳥憲司;長谷川滋
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L21/58;H01L21/60;H01L21/98
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 閆小龍;王忠忠

技術領域

本發明涉及半導體模塊及其制造方法，特別涉及用于對配置了半導體元件的絕緣襯底背面的焊料層中的焊料空隙的產生進行抑制的半導體模塊及其制造方法。

背景技術

在以往的半導體模塊中，對于搭載了例如功率用的半導體芯片的絕緣襯底來說，從散熱以及位置固定的必要性出發，一般隔著焊料層焊接在底板上。

專利文件1??特開2003－60158號公報

此時，當為了半導體模塊的省空間化而使搭載半導體芯片的絕緣襯底較薄時，存在如下問題：在使絕緣襯底的尺寸大型化了的情況下，熱膨脹所引起的翹曲的影響變大，在形成于絕緣襯底下的焊料層中容易產生焊料空隙等，組裝性惡化。

發明內容

本發明是為了解決上述課題而提出的，其目的是提供能夠抑制焊料空隙的產生并且維持良好的組裝性的半導體模塊及其制造方法。

本發明的半導體模塊具有：絕緣襯底；多個半導體芯片，在所述絕緣襯底表面彼此隔離配置；焊料層，在所述絕緣襯底背面側，僅形成在與配置有各所述半導體芯片的位置對應的位置；底板，隔著所述焊料層與所述絕緣襯底連接。

此外，本發明的半導體模塊的制造方法具有：工序（a），準備絕緣襯底；工序（b），在所述絕緣襯底表面，彼此隔離地配置多個半導體芯片；工序（c），在所述絕緣襯底背面側，僅在與配置有各所述半導體芯片的位置對應的位置形成焊料層；工序（d），隔著所述焊料層連接所述絕緣襯底與底板。

根據本發明的半導體模塊，具有絕緣襯底、在所述絕緣襯底表面彼此隔離配置的多個半導體芯片、在所述絕緣襯底背面側僅形成在與配置有各所述半導體芯片的位置對應的位置的焊料層、隔著所述焊料層與所述絕緣襯底連接的底板，由此，能夠抑制焊料空隙的產生并且維持良好的組裝性。

此外，根據本發明的半導體模塊的制造方法，具有：工序（a），準備絕緣襯底；工序（b），在所述絕緣襯底表面，彼此隔離地配置多個半導體芯片；工序（c），在所述絕緣襯底背面側，僅在與配置有各所述半導體芯片的位置對應的位置形成焊料層；以及工序（d），隔著所述焊料層連接所述絕緣襯底與底板，由此，能夠抑制焊料空隙的產生并且維持良好的組裝性。

附圖說明

圖1是表示實施方式1的半導體模塊的結構的圖。

圖2是表示實施方式2的半導體模塊的結構的圖。

圖3是表示作為前提技術的半導體模塊的結構的圖。

附圖標記說明：

1??半導體芯片

2、7、9??焊料層

3、5??金屬

4??絕緣襯底

6??底板

8??焊料空隙

10、11??金屬鍍層。

具體實施方式

如圖3所示，在作為本發明的前提技術的半導體模塊中，半導體芯片1隔著焊料層2配置在金屬3上，多個金屬3在絕緣襯底4上彼此隔離形成。

在絕緣襯底4的背面，在整個面形成有金屬5，絕緣襯底4隔著焊料層7配置在底板6上。

此處，如圖3所示，當由于熱膨脹等而在絕緣襯底4產生翹曲時，在焊料層7中產生焊料空隙8，使半導體模塊的組裝性惡化。

在以下的實施方式中所示出的本發明涉及用于解決該問題的半導體模塊的結構。

<A.?實施方式1>

<A-1.?結構>

圖1所示的是本實施方式1的半導體模塊的結構。如圖1所示，半導體芯片1隔著焊料層2配置在金屬3上，多個金屬3彼此隔離形成在絕緣襯底4上。

在絕緣襯底4的背面，在整個面形成有金屬5，絕緣襯底4隔著作為第一金屬鍍層（metal?plating）的金屬鍍層10和焊料層9配置在底板6上。

金屬鍍層10和焊料層9選擇性地僅形成在與配置有半導體芯片1的區域對應的其正下方的區域，此外，彼此隔離。

通過做成這樣的結構，由此，如圖1所示，即便由于熱膨脹等而在絕緣襯底4產生翹曲，由于焊料層9隔離，所以，焊料空隙的產生被抑制，能夠良好地保持半導體模塊的組裝性。

并且，半導體芯片1能夠使用SiC等寬帶隙半導體。

<A-2.?制造方法>

然后，對上述的半導體模塊的制造方法進行說明。首先，準備絕緣襯底4，在其表面選擇性地形成金屬3。此外，在絕緣襯底4的背面形成金屬5。

然后，在金屬5上的與半導體芯片1的正下方對應的區域形成焊料潤濕性高的金屬鍍層10。在金屬鍍層10上分別形成焊料層9。然后，使其與底板6接觸進行連接。