[發明專利]一種用于納米CMOS電路結構的I/O引腳分配方法

無效

• 申請號: 201110021871.8
• 申請日: 2011-01-19
• 公開（公告）號: CN102103647A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: 夏銀水;儲著飛;王倫耀
• 申請（專利權）人: 寧波大學
• 主分類號: G06F17/50
• 分類號: G06F17/50;H01L21/60
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 邱積權

技術領域

本發明涉及一種納米CMOS電路結構的自動化設計方法，尤其是涉及一種用于納米CMOS電路結構的I/O引腳分配方法。

背景技術

目前硅基集成電路大規模生產技術已經達到0.09~0.065微米工藝，進一步將達到0.045微米甚至達到納米級。隨著集成電路線寬的進一步縮小，硅基微電子技術將遇到許多難以克服的挑戰：(1)通過光刻工藝控制線寬難度劇增，已經遠遠超出了當今制造水平，使得開發相應工具的制造成本暴漲。(2)量子效應使得連線之間的串擾日益嚴重，阻礙了信號的完整性。由于這些原因，硅基微電子技術將沒有辦法滿足人類對信息量不斷增長的需求，從而有研究人士預言摩爾定律時代即將終結，后CMOS時代即將到來，找尋硅基CMOS芯片的替代品已是當務之急。

美國Stony?Brook大學Likharev等提出的結合納米技術和傳統CMOS工藝的CMOS/納米線/分子混合（Cmos?/?nanowire?/?MOLecular?hybrid，CMOL)電路結構引起研究者們的廣泛關注，被認為是最有前途的CMOS替代技術之一。CMOL電路結構是利用MOS管豐富的邏輯功能和納米線的高密度結合在一起的混合結構，它既具有當前占主導地位的CMOS工藝的長處又有納米器件具有的分子級尺寸的優點。在CMOL電路結構中有效納米器件的集成度可達到10¹²每平方厘米。在功耗可控的范圍內，它的每平方厘米電路信息處理能力可以達到驚人的每秒10²⁰次邏輯操作。由于采用CMOL電路結構不但在低功耗計算和高速邏輯運算等方面有著潛在的不可估量的前景，而且可以使現有的集成度提高一個數量級以上，從而受到研究者們的廣泛重視并得到迅速發展。目前CMOL電路結構已經被成功運用到存儲器，CMOL?FPGA以及神經元電路中。

根據Gang?Chen,?Xiaoyu?Song,?Ping?Hu等人在IEEE?Transaction?on?Nanotechnology,?2009,?8(3),?322-329上的文章“A?Theoretical?Investigation?on?CMOL?FPGA?Cell?Assignment?Problem”。CMOL電路包含兩層層疊結構。其中一層為CMOS反相器陣列，如圖2中所示的實線網格。另外一層為納米連線層，如圖2中所示的虛線網格。納二極管位于納米連線層中相互垂直的納米線交叉點中，如圖2中的B，C。通過配置納二極管的開關狀態，每個CMOS反相器均可通過納米線與其他的CMOS反相器進行連通。舉例說明，圖2中的CMOS反相器A與納米線x6和y4連接，設置納二極管B，C為通路狀態，那么CMOS反相器A和納二極管B，C就構成了一個或非門，其中x4和x12為輸入，x6為輸出。CMOL電路結構可看成是一個二維單元陣列，其中每個CMOL單元包含一個CMOS反相器和若干納米線以及納二極管，如圖2中的一個實線網格所包含的區域即稱為一個CMOL單元。

CMOL電路結構中納米線周期性斷開，所以特定的CMOL單元只能和其周圍的有限個CMOL單元完成直接連通，這些CMOL單元構成了該特定CMOL單元的連通域。如圖3所示為一個????????????????????????????????????????????????大小的CMOL電路結構，其中，。若兩點坐標分別為(,)，(,)，則兩點間的曼哈頓距離為。圖3中從A右上角出發，以曼哈頓距離形成的與坐標軸成45??的正方形區域所包含的完整CMOL單元則構成了連通域，其中曼哈頓距離的大小又稱為連通域的連通半徑，A右上角的實心點到圖3中的虛心點間的曼哈頓距離即為3。圖3中A的連通域。

基于或非門的電路可看作一個無環有向圖(Directed?acyclic?graph,?DAG)?G:

其中是對應于或非門的頂點集合，為頂點間互連邊的集合。給定一個CMOL電路結構，目標是需要尋找一種從頂點(或非門)到CMOL單元的映射，

并滿足以下約束：