[發明專利]一種用于納米CMOS電路結構的I/O引腳分配方法

無效

• 申請號: 201110021871.8
• 申請日: 2011-01-19
• 公開（公告）號: CN102103647A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: 夏銀水;儲著飛;王倫耀
• 申請（專利權）人: 寧波大學
• 主分類號: G06F17/50
• 分類號: G06F17/50;H01L21/60
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 邱積權

1.一種用于納米CMOS電路結構的I/O引腳分配方法，其特征在于包括以下步驟：

步驟①：定義電路網表包含I/O引腳、邏輯門單元以及互連線；取一個基于或非門的輸入電路網表，將該輸入電路網表中的I引腳和O引腳分別保存到集合????????????????????????????????????????????????,中，總的I/O引腳數目為，將該輸入電路網表中的邏輯門單元保存到集合中，邏輯門單元數目為；

步驟②：定義納米CMOS電路結構為一個二維單元陣列，其大小為，橫向坐標為，縱向坐標為，其中為一個納米CMOS單元，即納米CMOS單元數目；該二維單元陣列的最外圍納米CMOS單元為I/O引腳分配區域，該二維單元陣列的其余納米CMOS單元為邏輯門單元分配區域；分配規模大小的納米CMOS電路陣列，使得I/O引腳被分配到I/O引腳分配區域，邏輯門單元被分配到邏輯門單元分配區域，，需滿足：

??????????????????????????????????(1)

??????????????????????????(2)

其中為冗余控制參數，取值范圍為[0,100]；

步驟③：在納米CMOS電路結構中，通過納米線和可編程納二極管能與特定納米CMOS單元A直接相連的納米CMOS單元則構成了納米CMOS單元A的連通域，連通域包含的納米CMOS單元個數，其中為連通域半徑；取一個輸入引腳，計算的扇出度，當，其中為高扇出閾值，將輸入引腳復制為，使得且與輸入引腳具有相同的邏輯功能；

步驟④：取一個輸出引腳，計算的扇入度，當，插入一對反相器和來擴大連通域的范圍，其中為高扇出閾值；

步驟⑤：重復步驟③，步驟④直到所有的I/O引腳均被遍歷。