[發明專利]雙層柵溝槽MOS結構中形成底部氧化層的方法

無效

• 申請號: 201110021566.9
• 申請日: 2011-01-19
• 公開（公告）號: CN102610522A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 李陸萍;叢茂杰;金勤海
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/316
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種雙層柵溝槽MOS結構的制備方法，特別涉及一種雙層柵溝槽MOS結構中底部氧化層的制備方法。

背景技術

目前主流的雙層柵溝槽MOS結構，參見圖1所示，溝槽中有兩層多晶硅柵，下層柵為屏蔽柵，上層柵為控制柵，兩層柵相互絕緣。將屏蔽柵與源連接時，屏蔽柵也可稱為源多晶硅(source?poly)，控制柵控制MOS器件的溝道。現有的雙層柵溝槽MOS結構中，位于屏蔽柵側邊的氧化層(見圖2的A區)和底部的氧化層(見圖2的B區)厚度一致。屏蔽柵處于控制柵與漏之間起屏蔽作用，使得控制柵-漏電容減少(減小米勒電容)，屏蔽柵與源連接效果更好，但會增加漏源之間的電容。

發明內容

本發明要解決的技術問題是提供一種雙層柵溝槽MOS結構中形成底部氧化層的方法，其能降低MOS結構中源漏之間的電容。

為解決上述技術問題，本發明的雙層柵溝槽MOS結構中形成底部氧化層的方法，其包括如下步驟：

步驟一，溝槽形成后，先在溝槽內壁和襯底表面生長一層氧化層；

步驟二，接著采用HDP工藝淀積氧化層，在所述溝槽內形成預定厚度的HDP氧化層；

步驟三，而后去除位于所述溝槽側壁的氧化層；

步驟四，在溝槽側壁形成氧化層，完成雙層柵功率MOS結構中底部氧化層的制備。

采用本發明的方法，能在現有雙層柵結構溝槽MOS上，加厚底部氧化層，實現源漏間電容的降低。進而在雙層柵結構溝槽MOS原有優勢基礎上，有效降低其高頻工作下的功率損耗。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1為現有的雙層柵溝槽MOS結構示意圖；

圖2為圖1的局部放大示意圖；

圖3為本發明的方法流程圖；

圖4為采用本發明的方法制備的雙層柵溝槽MOS結構示意圖；

圖5為本發明的方法中溝槽形成后的結構示意圖；

圖6為本發明的方法中熱氧化后的結構示意圖；

圖7為本發明的方法中HDP氧化層形成后的結構示意圖；

圖8為本發明的方法中側壁氧化層形成后的結構示意圖；

圖9為本發明的方法中CMP研磨后的結構示意圖。

具體實施方式

本發明的方法，為在現有雙層柵溝槽MOS上的通過厚底部氧化層實現源漏間電容降低，進而在雙層柵溝槽MOS原有優勢的基礎上，有效降低其高頻工作下的功率損耗。

本發明的雙層柵溝槽MOS結構中形成底部氧化層的方法，參見圖3的流程，在下面進行詳細說明。

溝槽形成后(見圖5)，先在溝槽內壁和襯底表面生長一層氧化層，通常采用熱氧氧化法(見圖6)。溝槽的刻蝕為采用常規的干法刻蝕工藝。溝槽的深度和寬度均于現有的雙層柵溝槽MOS器件相同或相似。熱氧化層的生長為采用熱氧工藝，使硅氧化生成氧化層。這里的熱氧化層主要用于保護后續HDP工藝中等離子體對襯底表面和溝槽內壁的損傷，故熱氧化層的厚度可薄些。在一具體實例中，該熱氧化層的厚度設為250埃。

接著采用HDP工藝淀積氧化層，在溝槽內形成預定厚度的HDP氧化層。HDP(高密度等離子體)工藝淀積氧化層為一種常規的氧化層淀積工藝。在淀積后中，由于等離子體的作用，會在襯底表面形成凹凸不平的形貌(見圖7)。通常該步工藝基本形成底部氧化層較厚的結構。

而后去除位于溝槽側壁的氧化層(見圖8)。通常采用濕法腐蝕工藝，可利用濕法各向同性刻蝕將側壁的全部氧化層去除干凈，并有效保留底部較厚的部分氧化層。濕法去除氧化層采用業界常規的工藝。也可采用其它任何合適的去除工藝。

之后，在溝槽側壁形成氧化層，完成雙層柵功率MOS結構中底部氧化層的制備。溝槽側壁氧化層的形成通常采用兩步法，先采用熱氧工藝修復側壁硅的刻蝕損傷，而后通過高溫熱氧化法(HTO氧化層)形成側壁氧化層。

本發明的方法，還進一步包括如下步驟：在下層柵形成之后，再次采用HDP工藝淀積氧化層，填充溝槽；之后采用化學機械研磨法去除位于襯底上的氧化層，平整化襯底表面(見圖9)。在CMP平整化步驟中，可消除襯底表面因HDP工藝造成的凹凸不平狀態。

后續工藝同現有雙層柵溝槽MOS的制備方法相同，形成如圖4所示的結構。采用本發明的方法，形成屏蔽柵的下面的氧化層比側面的氧化層厚的結構，故實現降低源漏間電容的技術效果。也正因為此，采用本發明的方法所制備的雙層柵溝槽MOS器件，在高頻下工作的功率損耗更小。