[發明專利]芯片堆疊結構

無效

• 申請號: 201110021176.1
• 申請日: 2011-01-14
• 公開（公告）號: CN102456673A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 吳明哲
• 申請（專利權）人: 環旭電子股份有限公司;環鴻科技股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/00;H01L23/52;H01L23/488
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮

技術領域

本發明涉及一種芯片結構，且特別涉及一種堆疊式的芯片結構。

背景技術

集成電路產業主要包括集成電路設計、集成電路制造與芯片測試。芯片的結構會直接影響集成電路本身的電性能、機械性能、熱性能與光性能，對于集成電路的穩定性相當重要，因此芯片結構與電子產品是密不可分的，已經成為電子工業中的核心技術。

在早期，芯片主要以導線架(lead-frame?based)為主要的傳輸結構，但隨著技術發展，芯片要求的傳輸速度加快、尺寸要求更輕薄短小、芯片接腳數愈來愈多，以基板設置芯片(substrate?based)就逐漸成為市場主流。然而，在芯片工藝進入納米世代后，其接腳數更多且體積更小。

堆疊式芯片結構主要是將芯片一層一層堆疊起來，然后再電性連接上下層的芯片。這樣的技術可以讓芯片的密度大幅增加，在每單位面積中設置兩倍以上的集成電路，然而這樣的技術良率低且工藝復雜，并不容易量產。

發明內容

本發明提供一種芯片堆疊結構，其利用硅穿孔技術與焊錫凸塊(SolderBump)堆疊多個芯片，此芯片堆疊結構可以提高多芯片堆疊結構的穩定度與簡化芯片工藝。

本發明提出一種芯片堆疊結構，包括一第一芯片與一第二芯片。第一芯片具有多個第一連接結構，各該第一連接結構具有一第一穿孔、一第一連接墊與一第一焊錫凸塊(solder?bump)，其中該第一連接墊的一端連接于該第一穿孔，而該第一焊錫凸塊設置在該第一連接墊上并位于該第一穿孔的周圍。第二芯片堆疊于該第一芯片之上，該第二芯片具有多個第二連接結構，各該第二連接結構具有一第二穿孔。其中，該第二芯片中的各該第二穿孔分別與該第一芯片上的各該第一焊錫凸塊對位接合。

在本發明一實施例中，其中各該第二連接結構更具有一第二連接墊與一第二焊錫凸塊，該第二連接墊連接至該第二穿孔，而該第二焊錫凸塊設置在該第二連接墊上并位于該第二穿孔的周圍。

在本發明一實施例中，該第一芯片的上表面面向該第二芯片的下表面，第一連接墊與第一焊錫凸塊位于第一芯片的上表面上，第二連接墊與第二焊錫凸塊位于第二芯片的該上表面上。

在本發明一實施例中，各該第一連接結構與各該第二連接結構的結構相同且所述第一連接結構與所述第二連接結構的位置相互交錯。

在本發明一實施例中，該第一穿孔與該第二穿孔中填充有導電材料。該第二穿孔與該第一焊錫凸塊以加熱方式而相互接合。

在本發明一實施例中，上述第一連接結構位于第一芯片的邊緣，上述第二連接結構位于該第二芯片的邊緣且所述第一連接結構分別對應于所述第二連接結構。

在本發明一實施例中，其中各該第一連接結構更具有一第三連接墊，該第一連接墊與該第三連接墊分別設置于該第一芯片的一上表面與一下表面，且該第三連接墊連接于該第一穿孔。

在本發明一實施例中，其中該第一連接墊上覆蓋有一防焊層，該防焊層具有一開口以設置該焊錫凸塊。

綜合上述，本發明所提出的芯片堆疊結構，利用連接墊與焊錫凸塊以加大對位接合的面積，并且可一次接合多個堆疊的芯片。本發明具有簡化堆疊工藝與提高工藝良率的效果。

為讓本發明之上述特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1為根據本發明第一實施例的芯片堆疊結構示意圖。

圖2為根據本發明第一實施例的連接結構示意圖。

圖3為根據本發明第一實施例的芯片110的局部結構示意圖。

圖4為根據本發明第二實施例的連接結構示意圖。

上述附圖中的附圖標記說明如下：

101：印刷電路板

110、120、130、140：芯片

111、121、411：穿孔

112、122、412、422：連接墊

113、123、413、433：焊錫凸塊

210：防焊層

212：開口

具體實施方式

(第一實施例)