[發(fā)明專利]芯片堆疊結(jié)構(gòu)

無效

• 申請(qǐng)?zhí)枺?/td>: 201110021176.1
• 申請(qǐng)日: 2011-01-14
• 公開（公告）號(hào): CN102456673A
• 公開（公告）日: 2012-05-16
• 發(fā)明（設(shè)計(jì)）人: 吳明哲
• 申請(qǐng)（專利權(quán)）人: 環(huán)旭電子股份有限公司;環(huán)鴻科技股份有限公司
• 主分類號(hào): H01L25/00
• 分類號(hào): H01L25/00;H01L25/065;H01L23/00;H01L23/52;H01L23/488
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 梁揮

1.一種芯片堆疊結(jié)構(gòu)，其特征在于包括：

一第一芯片，具有多個(gè)第一連接結(jié)構(gòu)，各該第一連接結(jié)構(gòu)具有一第一穿孔、一第一連接墊與一第一焊錫凸塊，其中該第一連接墊連接于該第一穿孔，而該第一焊錫凸塊設(shè)置在該第一連接墊上并位于該第一穿孔的周圍；以及

一第二芯片，堆疊于該第一芯片之上，該第二芯片具有多個(gè)第二連接結(jié)構(gòu)，各該第二連接結(jié)構(gòu)具有一第二穿孔；

其中，該第二芯片中的各該第二穿孔分別與該第一芯片上的各該第一焊錫凸塊對(duì)位接合。

2.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于各該第二連接結(jié)構(gòu)更具有一第二連接墊與一第二焊錫凸塊，該第二連接墊連接至該第二穿孔，而該第二焊錫凸塊設(shè)置在該第二連接墊上并位于該第二穿孔的周圍。

3.如權(quán)利要求2所述的芯片堆疊結(jié)構(gòu)，其中該第一芯片的一上表面面向該第二芯片的一下表面，該第一連接墊與該第一焊錫凸塊位于該第一芯片的該上表面上，該第二連接墊與該第二焊錫凸塊位于該第二芯片的一上表面上。

4.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于所述第一連接結(jié)構(gòu)與所述第二連接結(jié)構(gòu)的位置相互交錯(cuò)。

5.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于各該第一連接結(jié)構(gòu)與各該第二連接結(jié)構(gòu)的結(jié)構(gòu)相同。

6.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于該第一穿孔與該第二穿孔中填充有導(dǎo)電材料。

7.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于該第二穿孔與該第一焊錫凸塊以加熱方式而相互接合。

8.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于所述第一連接結(jié)構(gòu)位于該第一芯片的邊緣，所述第二連接結(jié)構(gòu)位于該第二芯片的邊緣且所述第一連接結(jié)構(gòu)分別對(duì)應(yīng)于所述第二連接結(jié)構(gòu)。

9.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于各該第一連接結(jié)構(gòu)更具有一第三連接墊，該第一連接墊設(shè)置于該第一芯片的一上表面，該第三連接墊設(shè)置于該第一芯片的一下表面，且該第三連接墊連接于該第一穿孔。

10.如權(quán)利要求1所述的芯片堆疊結(jié)構(gòu)，其特征在于該第一連接墊上覆蓋有一防焊層，該防焊層具有一開口以設(shè)置該焊錫凸塊。