[發明專利]具有單側接觸的半導體器件及其制造方法

有效

• 申請號: 201110009090.7
• 申請日: 2011-01-17
• 公開（公告）號: CN102315160A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 金裕松
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/52
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;張文

相關申請的交叉引用

本申請要求2010年7月6日提交的韓國專利申請10-2010-0064897的優先權，本文通過引用包括該申請的全部內容。

技術領域

本發明的示例性實施例涉及一種制造半導體器件的方法，更具體而言，涉及一種具有單側接觸(OSC)結構的半導體器件及其制造方法。

背景技術

當在垂直柵(VG)的單元中使用掩埋位線(BBL)時，兩個單元與一個掩埋位線相鄰。為了使一個掩埋位線僅驅動一個單元，在一個單元的有源區中形成單側接觸，以便僅驅動那個單元并且使相鄰的單元絕緣。在此，單側接觸是指沿著有源區的一個側壁的部分，該部分允許有源區與其相應位線之間電接觸。

掩埋位線的高度通常較小，因此，可能難以在有源區的側壁的部分中形成單側接觸以使有源區與掩埋位線耦接。

圖1A至圖1C是示出制造半導體器件的現有方法的截面圖。

參照圖1A，在半導體襯底11之上形成硬掩膜圖案12。

然后，通過使用硬掩模圖案12作為刻蝕阻擋層并將半導體襯底11刻蝕至一定的深度來形成多個溝槽13。所述多個溝槽13限定多個通過溝槽13彼此分隔開的有源區101。

然后，順序地形成第一絕緣層14和第二絕緣層15。然后，形成間隙填充所述多個溝槽13的多晶硅層16。

參照圖1B，通過化學機械拋光(CMP)方法將多晶硅層16平坦化，直到暴露出硬掩模圖案12的表面。然后，使用硬掩模圖案12作為刻蝕阻擋層來執行回蝕工藝以使平坦化的多晶硅層16凹陷。據此，形成凹陷的多晶硅層16A和16B。如圖1B中所示，凹陷的多晶硅層16A和16B可以具有不同的高度。

參照圖1C，使用OSC掩模(未示出)刻蝕凹陷的多晶硅層16A和16B。據此，產生凹陷R1和R2，從而形成用于隨后形成單側接觸的開口。

然而，由于縫隙或空洞17的存在(所述縫隙或空洞17在間隙填充多晶硅層16時產生)，因此現有技術不能精確地控制由回蝕工藝得到的凹陷的多晶硅層16A和16B的高度。另外，由于在約或更高的多個溝槽13中會形成角狀結構(horn)18，因此難以在期望的位置形成單側接觸。此外，由于存在縫隙或空洞17，凹陷R1和R2的深度可能不均勻。

發明內容

本發明的示例性實施例涉及一種可以改善單側接觸的再現性的半導體器件及其制造方法。

根據本發明的一個示例性實施例，制造半導體器件的方法包括：通過刻蝕襯底形成多個第一溝槽；形成覆蓋每個第一溝槽的兩個側壁的第一間隔件；通過刻蝕每個第一溝槽的底部形成多個第二溝槽；形成覆蓋每個第二溝槽的兩個側壁的第二間隔件；通過刻蝕每個第二溝槽的底部形成多個第三溝槽；形成覆蓋襯底的暴露表面的絕緣層；以及通過選擇性地去除第二間隔件來形成暴露出每個第二溝槽的一個側壁的接觸。

第三溝槽的形成可以包括：在第二溝槽的底面上形成阻擋層；沿著每個第二溝槽的兩個側壁形成第三間隔件以覆蓋第二間隔件；將每個第二溝槽中的第三間隔件中的一個去除；以及通過使用保留的第二間隔件和第三間隔件作為刻蝕阻擋層來刻蝕第二溝槽的底面形成第三溝槽。

根據本發明的另一個示例性實施例，半導體器件包括多個三重溝槽、絕緣層和多個結，每個所述三重溝槽都包括形成在襯底中并且沿著深度方向以不同寬度延伸的第一溝槽、第二溝槽和第三溝槽，所述絕緣層提供在每個第二溝槽中暴露出一個側壁的單側接觸并且覆蓋所述三重溝槽的剩余表面，所述結形成在通過所述單側接觸暴露出來的第二溝槽的側壁上。所述半導體器件還可以包括與所述結耦接并且間隙填充每個三重溝槽中的一部分的多個掩埋位線。

根據本發明的又一示例性實施例，半導體器件包括：襯底，該襯底具有形成在其中以限定兩個有源區的溝槽；兩個第一間隔件，一個在溝槽的每個側壁的上部上；第二間隔件，其覆蓋第一間隔件中的一個并且覆蓋溝槽的側壁之一的中部；覆蓋溝槽下部的絕緣層；以及在溝槽的側壁之一的中部形成的單側接觸。

附圖說明

圖1A至圖1C是示出制造半導體器件的現有方法的截面圖。

圖2A至圖2N是示出根據本發明的一個示例性實施例的、制造半導體器件的方法的截面圖。

圖3是示出根據本發明的一個示例性實施例的掩埋位線的截面圖。

具體實施方式