[發明專利]集成電路裝置及其制造方法

有效

• 申請號: 201110004086.1
• 申請日: 2011-01-11
• 公開（公告）號: CN102468279A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 黃財煜
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/48;H01L21/50;H01L21/60
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 鄭小軍;馮志云

技術領域

本發明涉及一種集成電路裝置及其制造方法，特別涉及一種集成電路裝置及其制造方法，其在形成穿硅導電插塞(through-silicon?via，TSV)之前接合(bonding)晶圓。

背景技術

集成電路裝置的封裝技術一直朝輕薄化與更具安裝可靠性的方向研發。近年來，隨著電子產品輕薄化與多功能性的要求，許多技術已經逐漸為此領域的人所熟知。

以內存裝置為例，經由使用至少兩芯片(chip)的堆疊方式，可通過半導體整合工藝，使生產具有比傳統內存容量大兩倍的內存變得可能。此外，堆疊封裝不只提供增加內存容量的優勢，亦增加安裝密度及增加安裝區域使用效率的優勢。因此，關于堆疊封裝技術的研究與開發已在逐漸加速。

以堆疊封裝為例，TSV已經在此領域中被揭露。利用TSV技術的堆疊封裝具有一TSV設置于芯片的結構，使得芯片可通過TSV與其它芯片以物理方式及電性方式彼此連接。一般而言，TSV的制造方法經由蝕刻技術而形成一貫穿基板的通孔，再以導電材料(例如銅)填滿通孔。為了增加傳輸速度及制造高密度元件，具有數個集成電路裝置(各具有TSV)的半導體晶圓的厚度必須予以減少。

US?7,683,459揭示一種混合式接合方法，用于具有TSV的晶圓堆疊，其中圖案化的黏著層黏合堆疊中的相鄰二片晶圓，而焊料則用以電氣連接上晶圓的TSV底端至下晶圓的TSV頂端的焊墊。然而，在下晶圓的TSV頂端形成焊墊(bump?pad)需要種晶工藝、電鍍工藝、微影工藝以及蝕刻工藝，因此焊墊的制造相當復雜且昂貴。

發明內容

為了解決上述背景技術的問題，本發明提供一種集成電路裝置及其制造方法，其在形成穿硅導電插塞之前接合晶圓，無需在下晶圓及堆疊晶圓之間形成焊墊，如此即可解決背景技術的焊墊制造相當復雜且昂貴問題。

本發明的一實施例揭示一種集成電路裝置，包含一下晶圓、設置于該下晶圓上的至少一堆疊晶圓、以及至少一導電插塞，其貫穿該堆疊晶圓且深入該下晶圓，其中該下晶圓及該堆疊晶圓以一中間黏著層予以接合，且在該下晶圓及該堆疊晶圓之間沒有焊墊。

在本發明的一實施例中，該集成電路裝置的制造方法，包含形成一下晶圓、形成至少一堆疊晶圓、使用一中間黏著層接合該至少一堆疊晶圓至該下晶圓上、以及形成至少一導電插塞，其貫穿該堆疊晶圓且深入該下晶圓，其中沒有在該下晶圓及該堆疊晶圓之間形成焊墊。

相較于US?7,683,459在每個晶圓上形成焊墊，本發明的實施例揭示的集成電路裝置及其制造方法是先接合堆疊晶圓及下晶圓，再形成貫穿該堆疊晶圓且深入該下晶圓的導電插塞。如此本發明的實施例揭示的集成電路裝置的制造方法無需在下晶圓及堆疊晶圓之間形成焊墊，解決背景技術的焊墊制造相當復雜且昂貴問題。

上文已相當廣泛地概述本發明的技術特征及優點，以使下文的本發明詳細描述得以獲得較佳了解。構成本發明的權利要求標的的其它技術特征及優點將描述于下文。本發明所屬技術領域中普通技術人員應了解，可相當容易地利用下文揭示的概念與特定實施例可作為修改或設計其它結構或工藝而實現與本發明相同的目的。本發明所屬技術領域中普通技術人員亦應了解，這類等效建構無法脫離所附的權利要求范圍所界定的本發明的精神和范圍。

附圖說明

通過參照前述說明及下列圖式，本發明的技術特征及優點得以獲得完全了解。

圖1至圖12是剖示圖，例示本發明一實施例的集成電路裝置的制造方法。

其中，附圖標記說明如下：

10A????下晶圓

10B???堆疊晶圓

11????晶圓

13????有源元件

15????介電層

17????淺溝槽隔離結構

19????凹部

21????介電區塊

23????凹槽

25????接觸洞

27????接觸插塞

29????內連線

30????連接結構

31????導電層

33????介電層

35????保護層

37????黏著層

39????載具

41????中間黏著層

43????通孔

45????種晶層

47????導電插塞

49????焊墊

100???集成電路結構

具體實施方式