[發(fā)明專利]半導(dǎo)體裝置

無效

• 申請(qǐng)?zhí)枺?/td>: 201110002331.5
• 申請(qǐng)日: 2011-01-06
• 公開（公告）號(hào): CN102148226A
• 公開（公告）日: 2011-08-10
• 發(fā)明（設(shè)計(jì)）人: 鷹巢博昭
• 申請(qǐng)（專利權(quán)）人: 精工電子有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 李輝;黃綸偉

技術(shù)領(lǐng)域

本發(fā)明涉及具有形成在外部連接端子與內(nèi)部電路區(qū)域之間的ESD保護(hù)元件的半導(dǎo)體裝置，該ESD保護(hù)元件用于保護(hù)形成在所述內(nèi)部電路區(qū)域中的內(nèi)部元件免受ESD破壞。

背景技術(shù)

在具有MOS型晶體管的半導(dǎo)體裝置中，作為用于防止來自外部連接用焊盤(PAD)的靜電對(duì)內(nèi)部電路造成破壞的ESD保護(hù)元件，已知有所謂的截止晶體管(offtransistor)，截止晶體管是將N型MOS晶體管的柵極電位固定為地(Vss)而設(shè)置為截止?fàn)顟B(tài)。

為了防止內(nèi)部電路元件的ESD破壞，重要之處在于：將比例盡量大的靜電脈沖引入到截止晶體管中而不使其傳播到內(nèi)部電路元件，或者，在使速度快且電壓大的靜電脈沖變化為速度慢且電壓小的信號(hào)后進(jìn)行傳播。

另外，截止晶體管與構(gòu)成其他邏輯電路等內(nèi)部電路的MOS型晶體管不同，需要流過由臨時(shí)引入的大量靜電產(chǎn)生的電流，因此，截止晶體管大多被設(shè)定為幾百微米級(jí)的較大的晶體管寬度(W寬度)。

因此，截止晶體管的占有面積大，特別對(duì)于較小的IC芯片而言，存在成為IC整體的成本上升原因的問題。

另外，截止晶體管大多采用將多個(gè)漏區(qū)、源區(qū)、柵極組合為梳形的方式，但由于采用了組合多個(gè)晶體管的構(gòu)造，因而難以使ESD保護(hù)用N型MOS晶體管整體進(jìn)行均勻的動(dòng)作，例如在距外部連接端子距離近的部分處會(huì)產(chǎn)生電流集中，從而無法充分發(fā)揮原本的ESD保護(hù)功能，造成破壞。

作為其改善對(duì)策，為了在截止晶體管整體中均勻地流過電流，特別是增大漏區(qū)上的接觸孔與柵極之間的距離十分有效。

另外，還提出過進(jìn)行了如下研究的例子：與距外部連接端子的距離相對(duì)應(yīng)地，距外部連接端子的距離越遠(yuǎn)，使晶體管的動(dòng)作越快(例如，參照專利文獻(xiàn)1)。

【專利文獻(xiàn)1】日本特開平7-45829號(hào)公報(bào)

但是，當(dāng)希望減小截止晶體管的占有面積而減小W寬度時(shí)，無法充分發(fā)揮保護(hù)功能。另外，在改善例中，是通過調(diào)整漏區(qū)的從接觸點(diǎn)到柵極的距離，來局部地調(diào)整晶體管動(dòng)作速度，但是，隨著漏區(qū)寬度的縮小，無法確保從接觸點(diǎn)到柵極的期望距離，另一方面，為了充分發(fā)揮保護(hù)功能，需要延長(zhǎng)從接觸點(diǎn)到柵極的距離，存在截止晶體管所占的面積變大的問題。

發(fā)明內(nèi)容

為了解決上述問題，本發(fā)明以如下方式來構(gòu)成半導(dǎo)體裝置。

該半導(dǎo)體裝置在內(nèi)部電路區(qū)域中至少具有作為內(nèi)部元件的N型MOS晶體管，在外部連接端子與所述內(nèi)部電路區(qū)域之間具有ESD保護(hù)用N型MOS晶體管，且具有溝槽分離區(qū)，所述ESD保護(hù)用N型MOS晶體管用于保護(hù)作為所述內(nèi)部元件的N型MOS晶體管及其他內(nèi)部元件免受ESD破壞，其中，所述ESD保護(hù)用N型MOS晶體管的漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，并且沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述漏極接觸區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成。

另外，構(gòu)成了如下半導(dǎo)體裝置：所述ESD保護(hù)用N型MOS晶體管的漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，并且沿著多個(gè)所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述漏極接觸區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成。

另外，構(gòu)成了如下半導(dǎo)體裝置：所述ESD保護(hù)用N型MOS晶體管的漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，并且沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述漏極接觸區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，所述ESD保護(hù)用N型MOS晶體管的源區(qū)經(jīng)由源極延伸設(shè)置區(qū)與源極接觸區(qū)電連接，所述源極延伸設(shè)置區(qū)由與所述源區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，并且沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，所述源極接觸區(qū)由與所述源區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成。

另外，所述漏極延伸設(shè)置區(qū)的方塊電阻值與所述漏區(qū)的方塊電阻值相同。

利用以上手段，能夠最大程度地抑制占有面積的增加，并且確保從ESD保護(hù)用N型MOS晶體管的漏區(qū)或源區(qū)的接觸點(diǎn)到柵極電極的距離，能夠防止ESD保護(hù)用N型MOS晶體管的局部性電流集中，得到包括具有充分的ESD保護(hù)功能的ESD保護(hù)用N型MOS晶體管的半導(dǎo)體裝置。

附圖說明

圖1是示出本發(fā)明的半導(dǎo)體裝置的ESD保護(hù)用N型MOS晶體管的第1實(shí)施例的示意性剖視圖。

圖2是示出本發(fā)明的半導(dǎo)體裝置的ESD保護(hù)用N型MOS晶體管的第2實(shí)施例的示意性剖視圖。

標(biāo)號(hào)說明

101P型的硅襯底

201源區(qū)

202漏區(qū)