[發明專利]半導體裝置無效
| 申請號: | 201110002331.5 | 申請日: | 2011-01-06 |
| 公開(公告)號: | CN102148226A | 公開(公告)日: | 2011-08-10 |
| 發明(設計)人: | 鷹巢博昭 | 申請(專利權)人: | 精工電子有限公司 |
| 主分類號: | H01L27/02 | 分類號: | H01L27/02 |
| 代理公司: | 北京三友知識產權代理有限公司 11127 | 代理人: | 李輝;黃綸偉 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 | ||
技術領域
本發明涉及具有形成在外部連接端子與內部電路區域之間的ESD保護元件的半導體裝置,該ESD保護元件用于保護形成在所述內部電路區域中的內部元件免受ESD破壞。
背景技術
在具有MOS型晶體管的半導體裝置中,作為用于防止來自外部連接用焊盤(PAD)的靜電對內部電路造成破壞的ESD保護元件,已知有所謂的截止晶體管(offtransistor),截止晶體管是將N型MOS晶體管的柵極電位固定為地(Vss)而設置為截止狀態。
為了防止內部電路元件的ESD破壞,重要之處在于:將比例盡量大的靜電脈沖引入到截止晶體管中而不使其傳播到內部電路元件,或者,在使速度快且電壓大的靜電脈沖變化為速度慢且電壓小的信號后進行傳播。
另外,截止晶體管與構成其他邏輯電路等內部電路的MOS型晶體管不同,需要流過由臨時引入的大量靜電產生的電流,因此,截止晶體管大多被設定為幾百微米級的較大的晶體管寬度(W寬度)。
因此,截止晶體管的占有面積大,特別對于較小的IC芯片而言,存在成為IC整體的成本上升原因的問題。
另外,截止晶體管大多采用將多個漏區、源區、柵極組合為梳形的方式,但由于采用了組合多個晶體管的構造,因而難以使ESD保護用N型MOS晶體管整體進行均勻的動作,例如在距外部連接端子距離近的部分處會產生電流集中,從而無法充分發揮原本的ESD保護功能,造成破壞。
作為其改善對策,為了在截止晶體管整體中均勻地流過電流,特別是增大漏區上的接觸孔與柵極之間的距離十分有效。
另外,還提出過進行了如下研究的例子:與距外部連接端子的距離相對應地,距外部連接端子的距離越遠,使晶體管的動作越快(例如,參照專利文獻1)。
【專利文獻1】日本特開平7-45829號公報
但是,當希望減小截止晶體管的占有面積而減小W寬度時,無法充分發揮保護功能。另外,在改善例中,是通過調整漏區的從接觸點到柵極的距離,來局部地調整晶體管動作速度,但是,隨著漏區寬度的縮小,無法確保從接觸點到柵極的期望距離,另一方面,為了充分發揮保護功能,需要延長從接觸點到柵極的距離,存在截止晶體管所占的面積變大的問題。
發明內容
為了解決上述問題,本發明以如下方式來構成半導體裝置。
該半導體裝置在內部電路區域中至少具有作為內部元件的N型MOS晶體管,在外部連接端子與所述內部電路區域之間具有ESD保護用N型MOS晶體管,且具有溝槽分離區,所述ESD保護用N型MOS晶體管用于保護作為所述內部元件的N型MOS晶體管及其他內部元件免受ESD破壞,其中,所述ESD保護用N型MOS晶體管的漏區經由漏極延伸設置區與漏極接觸區電連接,所述漏極延伸設置區由與所述漏區同一導電型的雜質擴散區形成,并且沿著所述溝槽分離區的側面和下表面設置,所述漏極接觸區由與所述漏區同一導電型的雜質擴散區形成。
另外,構成了如下半導體裝置:所述ESD保護用N型MOS晶體管的漏區經由漏極延伸設置區與漏極接觸區電連接,所述漏極延伸設置區由與所述漏區同一導電型的雜質擴散區形成,并且沿著多個所述溝槽分離區的側面和下表面設置,所述漏極接觸區由與所述漏區同一導電型的雜質擴散區形成。
另外,構成了如下半導體裝置:所述ESD保護用N型MOS晶體管的漏區經由漏極延伸設置區與漏極接觸區電連接,所述漏極延伸設置區由與所述漏區同一導電型的雜質擴散區形成,并且沿著所述溝槽分離區的側面和下表面設置,所述漏極接觸區由與所述漏區同一導電型的雜質擴散區形成,所述ESD保護用N型MOS晶體管的源區經由源極延伸設置區與源極接觸區電連接,所述源極延伸設置區由與所述源區同一導電型的雜質擴散區形成,并且沿著所述溝槽分離區的側面和下表面設置,所述源極接觸區由與所述源區同一導電型的雜質擴散區形成。
另外,所述漏極延伸設置區的方塊電阻值與所述漏區的方塊電阻值相同。
利用以上手段,能夠最大程度地抑制占有面積的增加,并且確保從ESD保護用N型MOS晶體管的漏區或源區的接觸點到柵極電極的距離,能夠防止ESD保護用N型MOS晶體管的局部性電流集中,得到包括具有充分的ESD保護功能的ESD保護用N型MOS晶體管的半導體裝置。
附圖說明
圖1是示出本發明的半導體裝置的ESD保護用N型MOS晶體管的第1實施例的示意性剖視圖。
圖2是示出本發明的半導體裝置的ESD保護用N型MOS晶體管的第2實施例的示意性剖視圖。
標號說明
101P型的硅襯底
201源區
202漏區
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于精工電子有限公司,未經精工電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110002331.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種光伏系統最大功率點跟蹤優化方法
- 下一篇:一種開關站環境監測的方法及系統
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





