[發(fā)明專利]半導(dǎo)體裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110002331.5
• 申請(qǐng)日: 2011-01-06
• 公開(kāi)（公告）號(hào): CN102148226A
• 公開(kāi)（公告）日: 2011-08-10
• 發(fā)明（設(shè)計(jì)）人: 鷹巢博昭
• 申請(qǐng)（專利權(quán)）人: 精工電子有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 李輝;黃綸偉

1.一種半導(dǎo)體裝置，其具有ESD保護(hù)用N型MOS晶體管，并具有溝槽分離區(qū)，

所述ESD保護(hù)用N型MOS晶體管的漏區(qū)經(jīng)由漏極延伸設(shè)置區(qū)與漏極接觸區(qū)電連接，所述漏極延伸設(shè)置區(qū)沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，且由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，所述漏極接觸區(qū)由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

該半導(dǎo)體裝置并排地配置有多個(gè)所述溝槽分離區(qū)，所述漏極延伸設(shè)置區(qū)沿著所述多個(gè)并排配置的溝槽分離區(qū)的側(cè)面以及下表面設(shè)置，由與所述漏區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)電連接而構(gòu)成。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

所述ESD保護(hù)用N型MOS晶體管的源區(qū)經(jīng)由源極延伸設(shè)置區(qū)與源極接觸區(qū)電連接，所述源極延伸設(shè)置區(qū)沿著所述溝槽分離區(qū)的側(cè)面和下表面設(shè)置，且由與所述源區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成，所述源極接觸區(qū)由與所述源區(qū)同一導(dǎo)電型的雜質(zhì)擴(kuò)散區(qū)形成。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

所述漏極延伸設(shè)置區(qū)的方塊電阻值與所述漏區(qū)的方塊電阻值相同。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

所述ESD保護(hù)用N型MOS晶體管為DDD構(gòu)造。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

所述ESD保護(hù)用N型MOS晶體管為偏移型漏極構(gòu)造。