[發(fā)明專利]并行差分編碼電路

有效

• 申請?zhí)枺?/td>: 201080070541.1
• 申請日: 2010-12-06
• 公開（公告）號: CN103229474A
• 公開（公告）日: 2013-07-31
• 發(fā)明（設計）人: 小西良明
• 申請（專利權(quán)）人: 三菱電機株式會社
• 主分類號: H04L25/49
• 分類號: H04L25/49
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 毛立群;盧江

技術(shù)領(lǐng)域

本發(fā)明涉及在光纖傳輸裝置、無線收發(fā)機等的通信裝置中使用的并行差分編碼電路。

背景技術(shù)

近年來，作為在光通信系統(tǒng)中實現(xiàn)超高速大容量的信號傳輸?shù)姆绞剑诜e極研究差分正交相移鍵控（Differential?Quadrature?Phase?Shift?Keying，DQPSK）等的相位調(diào)制技術(shù)、雙極化正交相移鍵控（Dual-Polarized?Quadrature?Phase?Shift?Keying，DP-QPSK）等的數(shù)字相干技術(shù)。此外，以傳輸距離的進一步延伸為目標，也正在研究在傳輸?shù)慕惶娴姆栔惺褂貌煌恼黄癫ǖ慕惶嫫癫罘窒嘁奇I控（Alternate?Polarization?Differential?Phase?Shift?keying，Apol-DPSK）的方式。

在光DPSK、DQPSK方式中，接收機使用如下檢波器，該檢波器利用了對傳輸?shù)那昂蠓栭g相位差進行檢測的延遲干涉計。因此，在發(fā)送機需要預先將發(fā)送數(shù)據(jù)分配給相位差的差分編碼電路或稱為預編碼器的電路。此外，在數(shù)字相干方式中，以接收機具有的本地光來檢測接收光的相位，但在發(fā)送側(cè)的絕對相位是不明確的，不能復原數(shù)據(jù)。為了解決該問題，有時也利用即使初始相位不明也能夠復原數(shù)據(jù)的差分編碼。

例如，在現(xiàn)有的交替偏振差分相移鍵控（Alternate?Polarization?Differential?Phase?Shift?keying，Apol-DPSK）方式中，通過使用按每1符號進行正交的偏振波，從而增強對自相位調(diào)制這一非線性效應導致的信號劣化的耐受性。在該系統(tǒng)中的接收機中，需要使每隔1符號接收的同一偏振波的光信號延遲干涉來提取數(shù)據(jù)。因此，相對于在通常的DPSK方式中實施對前后1符號之間的光信號相位差分配數(shù)據(jù)的差分編碼，在Apol-DPSK方式中，需要使用在2符號間的差分編碼電路。

差分編碼處理利用高速數(shù)字電路來實現(xiàn)，但為了對相位差進行運算，必須在延遲元件中保持稍前輸出的光信號相位的信息。因此，在差分編碼電路中存在以符號率進行工作的反饋通路。在光通信中，由于位速率是40Gbps、100Gbps這樣的超高速，所以要求該反饋通路以數(shù)十GHz進行工作，存在非常難以安裝的問題。

為了應對該問題，考慮進行高速工作的各種各樣的差分編碼電路。例如，在專利文獻1中，公開了通過將差分編碼電路并行展開，從而降低數(shù)字電路的工作速度，能夠以通常的LSI工藝進行數(shù)字電路安裝的電路制作技術(shù)。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1：日本專利第3011235號公報。

發(fā)明內(nèi)容

發(fā)明要解決的問題

可是，在上述專利文獻1記載的那樣的并行差分編碼電路中，被差分編碼處理后的數(shù)據(jù)在復用后按每1符號進行輸出。因此，存在不能應對Apol-DPSK方式、Apol-DQPSK方式那樣的需要2位延遲檢波的長距離傳輸用格式的問題。

本發(fā)明正是為了解決上述問題點而完成的，其目的在于獲得一種適于長距離傳輸用格式的并行差分編碼電路。

用于解決課題的方案

本發(fā)明的并行差分編碼電路，對并行輸入數(shù)據(jù)進行差分編碼，生成并行輸出數(shù)據(jù)，其特征在于，具備：第1差分編碼電路，對n（2≤n，n是整數(shù)）行的并行輸入數(shù)據(jù)進行差分編碼，生成n（2≤n，n是整數(shù)）行的并行輸出數(shù)據(jù)；第2差分編碼電路，對n（2≤n，n是整數(shù)）行的并行輸入數(shù)據(jù)進行差分編碼，生成n（2≤n，n是整數(shù)）行的并行輸出數(shù)據(jù)；以及復用電路，將第1差分編碼電路的并行輸出數(shù)據(jù)和第2差分編碼電路的并行輸出數(shù)據(jù)交替地進行復用并輸出。

發(fā)明的效果

由此，能夠獲得適于長距離傳輸用格式的并行差分編碼電路。

附圖說明

圖1是表示本發(fā)明的實施方式1的并行差分編碼電路的結(jié)構(gòu)圖。

圖2是表示DPSK方式中的發(fā)送數(shù)據(jù)與光相位的關(guān)系的時間圖。

圖3是表示本發(fā)明的實施方式1的并行差分編碼電路的工作的時間圖。

圖4是表示通過本發(fā)明的實施方式1的并行差分編碼電路生成的復用串行輸出的接收機處理工作的時間圖。

圖5是表示本發(fā)明的實施方式2的并行差分編碼電路的結(jié)構(gòu)圖。

圖6是表示本發(fā)明的實施方式3的并行差分編碼電路的結(jié)構(gòu)圖。

圖7是表示本發(fā)明的實施方式4的并行差分編碼電路的結(jié)構(gòu)圖。

圖8是表示本發(fā)明的實施方式4的并行差分編碼電路中的差分編碼電路具有的邏輯電路的電路圖。

具體實施方式