[發(fā)明專利]導(dǎo)體結(jié)構(gòu)元件及其制造方法

有效

• 申請?zhí)枺?/td>: 201080064300.6
• 申請日: 2010-12-17
• 公開（公告）號: CN102763494A
• 公開（公告）日: 2012-10-31
• 發(fā)明（設(shè)計）人: T.哥特瓦爾德;A.紐曼
• 申請（專利權(quán)）人: 施韋策電子公司
• 主分類號: H05K3/46
• 分類號: H05K3/46;H01L21/48
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 任宇

1.一種用于制造導(dǎo)體結(jié)構(gòu)元件的方法，所述方法帶有如下步驟：

-提供剛性載體（12），

-在剛性載體（12）上電鍍沉積銅覆層（14），

-將導(dǎo)體圖形結(jié)構(gòu)（16）施加在銅覆層（14），隨后進行可能的部件裝配，

-將所述剛性載體與至少一個電絕緣位層（24、28）層壓，

-清除剛性載體（12），

-至少這樣地部分去除剛性載體（12）的剩余銅覆層（14），使得導(dǎo)體圖形結(jié)構(gòu)（16、14、42）顯露出來。

2.根據(jù)權(quán)利要求1所述的方法，其中剛性載體（12）由兩性金屬制成。

3.根據(jù)權(quán)利要求1或2所述的方法，其中剛性載體（12）由鋁或鋁合金制成。

4.根據(jù)權(quán)利要求1至3中一項所述的方法，其中剛性載體（12）的銅覆層（14）的厚度在大約2μm至大約7μm之間。

5.根據(jù)權(quán)利要求1至4中一項所述的方法，其中所施加的導(dǎo)體圖形結(jié)構(gòu)（16）由銅制成。

6.根據(jù)權(quán)利要求1至5中一項所述的方法，其中所施加的導(dǎo)體圖形結(jié)構(gòu)（16）被電鍍施加。

7.根據(jù)權(quán)利要求1至6中一項所述的方法，其中平面銅覆層（14）僅在其上沉積了另外的外部導(dǎo)體圖形（42、44）后才被去除。

8.根據(jù)權(quán)利要求1至7中一項所述的方法，所述方法帶有如下步驟：（在施加導(dǎo)體圖形結(jié)構(gòu)之前）在導(dǎo)體圖形結(jié)構(gòu)（16）下方沉積耐腐蝕金屬位層。

9.根據(jù)權(quán)利要求1至8中一項所述的方法，所述方法帶有如下步驟：在導(dǎo)體圖形結(jié)構(gòu)（16）上用于部件的連接位置（18）上形成一個或多個接觸層。

10.根據(jù)權(quán)利要求1至9中一項所述的方法，所述方法帶有如下步驟：在導(dǎo)體圖形結(jié)構(gòu)（16）上形成一個或多個作為部件連接位置的裝配凸起（18’）。

11.根據(jù)權(quán)利要求1至11中一項所述的方法，其中，施加導(dǎo)體圖形結(jié)構(gòu)（16）的步驟包括施加第一鍍層且然后在所述第一鍍層上至少局部地鍍覆以在一個位層內(nèi)實現(xiàn)不同的銅覆層厚度。

12.根據(jù)權(quán)利要求1至11中一項所述的方法，其中部件裝配前將大面積的載體（制造規(guī)格）劃分為更小的規(guī)格尺寸（C）（單塊印刷電路板）。

13.根據(jù)權(quán)利要求1至12中一項所述的方法，所述方法帶有如下步驟：對所裝配的部件（20）中的至少一個進行底部填充（20）。

14.根據(jù)權(quán)利要求12或13所述的方法，所述方法帶有如下步驟：將單塊印刷電路板（C）放回到布設(shè)架（100）內(nèi)以用于再加工。

15.根據(jù)權(quán)利要求1至14中一項所述的方法，其中在清除剛性載體（12）的步驟前還進行如下步驟：

-在多層結(jié)構(gòu)上設(shè)置至少一個粘合劑位層（24、28），和

-與作為結(jié)束位層的銅薄膜（F）相壓合，以便與由一系列多個導(dǎo)電位層和絕緣位層形成的印刷電路板半成品進行層壓成型和/或壓合。

16.根據(jù)權(quán)利要求1至15中一項所述的方法，所述方法包括減薄或削去已裝配的芯片（20）的步驟。

17.根據(jù)權(quán)利要求16所述的方法，其中減薄的步驟包括施加耐腐蝕層（54）以在芯片邊緣上側(cè)向覆蓋芯片的有效位層（20.1）且然后去除突伸出的芯片的非有效位層（20.2）。

18.根據(jù)權(quán)利要求16或17所述的方法，其中芯片（20）的減薄機械地通過磨蝕進行和/或化學(xué)地進行。

19.根據(jù)權(quán)利要求16至18中一項所述的方法，其中芯片的有效位層（20.1）制造在耐腐蝕層（21）上，所述耐腐蝕層（21）在減薄的過程中保護芯片的有效位層不被侵蝕。

20.一種導(dǎo)體結(jié)構(gòu)元件，所述導(dǎo)體結(jié)構(gòu)元件根據(jù)權(quán)利要求1至19中一項所述的方法制造。

21.根據(jù)權(quán)利要求20所述的導(dǎo)體結(jié)構(gòu)元件，所述導(dǎo)體結(jié)構(gòu)元件帶有基本上與電介質(zhì)層（28’）的表面齊平地封閉的導(dǎo)體圖形結(jié)構(gòu)（16）。

22.根據(jù)權(quán)利要求21所述的導(dǎo)體結(jié)構(gòu)元件，其中導(dǎo)體圖形結(jié)構(gòu)（16）僅包括電鍍沉積的銅。