[發明專利]五晶體管非易失性存儲器單元有效

申請號：	201080063339.6	申請日：	2010-11-29
公開（公告）號：	CN102741936A	公開（公告）日：	2012-10-17
發明（設計）人：	帕維爾·波普勒瓦因;埃爾納·何;烏梅爾·卡恩;恒揚·詹姆斯·林	申請（專利權）人：	國家半導體公司
主分類號：	G11C16/04	分類號：	G11C16/04;G11C16/30
代理公司：	北京律盟知識產權代理有限責任公司 11287	代理人：	沈錦華
地址：	美國加利***	國省代碼：	美國;US
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	晶體管非易失性存儲器單元
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及集成電路存儲器裝置，且尤其涉及一種五晶體管非易失性存儲器(NVM)單元，其促進NVM單元陣列中的經編程NVM單元的浮動柵極與所述陣列中的未經編程NVM單元的浮動柵極之間的電壓差的增大。

背景技術

2007年1月16日頒于拋坡威恩(Poplevine)等人的第7,164,606?B1號美國專利揭示一種全PMOS四晶體管非易失性存儲器(NVM)單元，其利用反向福勒-諾德海姆隧穿(reverse?Fowler-Nordheim?tunneling)來進行編程。

參看圖1，如第7,164,606號美國專利所揭示，根據對包含浮動柵極被共同連接的全PMOS四晶體管NVM單元的NVM陣列進行編程的方法，對于所述陣列中待編程的每一單元，使所述單元的所有電極接地。接著，將禁止電壓V_n施加到所述單元的讀取晶體管P_r的主體連接的源極區V_r、所述單元的擦除晶體管P_e的共同連接的漏極、主體和源極區V_e以及讀取晶體管P_r的漏極區D_r。使所述單元的編程晶體管P_w的源極區V_p和漏極區D_p接地。編程晶體管P_w的主體V_nw是任選的；其可接地或其可保持處于禁止電壓V_n。對于所述陣列中未經選擇用于編程的所有單元，將禁止電壓V_n施加到電極V_r、V_e和D_r，且還將禁止電壓V_n施加到電極V_p、D_p和V_nw。接著，使所述單元的控制晶體管P_c的控制電壓V_c在編程時間T_prog中從0V掃掠到最大編程電壓V_cmax。接著，使控制柵極電壓V_c從最大編程電壓V_cmax傾斜下降到0V。接著，使所述單元的所有電極和禁止電壓V_n返回到接地。

如′606專利詳細地所描述，其中所揭示的全PMOS四晶體管NVM單元依賴于反向福勒-諾德海姆隧穿來進行編程。也就是說，當全PMOS?NVM單元的編程晶體管的浮動柵極電極與所述編程晶體管的漏極、源極和主體電極之間的電勢差超過隧穿閾值電壓時，電子從漏極和源極電極隧穿到浮動柵極，從而使浮動柵極帶負電。

第7,164,606號美國專利的全文特此以引用的方式并入本文中，以提供關于本發明的背景信息。

′606專利所揭示的全PMOS四晶體管NVM單元編程技術提供低電流消耗和簡單編程序列兩個優點，其中低電流消耗實現在無需高電流電源的情況下同時對大量單元進行編程的能力。然而，如上文所論述，在編程序列期間，將所述陣列中的未經編程NVM單元的讀取晶體管P_r和編程晶體管P_w的漏極和源極區設置為固定禁止電壓V_n，同時將擦除晶體管P_e的V_e電極設置為禁止電壓V_n，且使控制晶體管P_c的V_c電極從0V傾斜上升到V_cmax。因而，在未經編程單元的浮動電極上捕獲到負電荷，即使所捕獲電荷的量小于在經編程單元的浮動柵極上所捕獲的負電荷。這將未經編程單元的浮動柵極的電壓電平設置為比經編程單元的浮動柵極的電壓電平高約V_n。這意味著經編程單元的浮動柵極與未經編程單元的浮動柵極之間的最大可能電壓差是V_n。具有此條件的未經編程單元被稱為“受擾單元”。