[發(fā)明專利]五晶體管非易失性存儲(chǔ)器單元

有效

• 申請?zhí)枺?/td>: 201080063339.6
• 申請日: 2010-11-29
• 公開（公告）號(hào): CN102741936A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設(shè)計(jì)）人: 帕維爾·波普勒瓦因;埃爾納·何;烏梅爾·卡恩;恒揚(yáng)·詹姆斯·林
• 申請（專利權(quán)）人: 國家半導(dǎo)體公司
• 主分類號(hào): G11C16/04
• 分類號(hào): G11C16/04;G11C16/30
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 沈錦華

1.一種非易失性存儲(chǔ)器NVM單元，其包括：

NMOS控制晶體管，其具有共同連接的源極、漏極和主體區(qū)電極以及連接到存儲(chǔ)節(jié)點(diǎn)的柵極電極；

PMOS擦除晶體管，其具有共同連接的源極、漏極和主體區(qū)電極以及連接到所述存儲(chǔ)節(jié)點(diǎn)的柵極電極；

NMOS數(shù)據(jù)晶體管，其具有源極、漏極和主體區(qū)電極以及連接到所述存儲(chǔ)節(jié)點(diǎn)的柵極電極，所述主體區(qū)電極連接到共同主體節(jié)點(diǎn)；

第一NMOS傳送柵極晶體管，其具有連接到所述NMOS數(shù)據(jù)晶體管的所述漏極電極的源極電極、漏極電極、連接到所述共同主體節(jié)點(diǎn)的主體區(qū)電極以及柵極電極；

以及

第二NMOS傳送柵極晶體管，其具有連接到所述NMOS數(shù)據(jù)晶體管的所述源極電極的漏極電極、源極電極、連接到所述共同主體節(jié)點(diǎn)的主體區(qū)電極以及柵極電極。

2.一種對非易失性存儲(chǔ)器NVM單元進(jìn)行編程的方法，所述NVM單元包括：NMOS控制晶體管，其具有共同連接的源極、漏極和主體電極以及連接到存儲(chǔ)節(jié)點(diǎn)的柵極電極；PMOS擦除晶體管，其具有共同連接的源極、漏極和主體區(qū)電極以及連接到所述存儲(chǔ)節(jié)點(diǎn)的柵極電極；NMOS數(shù)據(jù)晶體管，其具有源極、漏極和主體區(qū)電極以及連接到所述存儲(chǔ)節(jié)點(diǎn)的柵極電極，所述主體區(qū)電極連接到共同主體節(jié)點(diǎn)；第一NMOS傳送柵極晶體管，其具有連接到所述NMOS數(shù)據(jù)晶體管的所述漏極電極的源極電極、連接到第一陣列位線的漏極電極、連接到所述共同主體節(jié)點(diǎn)的主體區(qū)電極以及連接到第一陣列字線的柵極電極；以及第二NMOS傳送柵極晶體管，其具有連接到所述NMOS數(shù)據(jù)晶體管的所述源極電極的漏極電極、連接到第二陣列位線的源極電極、連接到所述共同主體節(jié)點(diǎn)的主體區(qū)電極以及連接到第二陣列字線的柵極電極，所述NVM單元編程方法包括：

將所述NVM單元的所述NMOS控制晶體管、所述PMOS擦除晶體管和所述NMOS數(shù)據(jù)晶體管的所述源極、漏極、主體區(qū)和柵極電極設(shè)置為0V；

將所述第一陣列字線設(shè)置為正禁止電壓且將所述第一陣列位線設(shè)置為0V，或?qū)⑺龅诙嚵凶志€設(shè)置為所述正禁止電壓且將所述第二陣列位線設(shè)置為0V，或進(jìn)行這兩者，同時(shí)將所述共同主體節(jié)點(diǎn)設(shè)置為0V；

使控制電壓從0V傾斜上升到最大正控制電壓且使擦除電壓從0V傾斜上升到最大正擦除電壓持續(xù)預(yù)定義編程時(shí)間；

使所述控制電壓從所述最大正控制電壓傾斜下降到0V且使所述擦除電壓從所述最大正擦除電壓傾斜下降到0V；以及

使被設(shè)置為所述正禁止電壓的所有電極返回到0V。

3.根據(jù)權(quán)利要求2所述的編程方法，其中所述正禁止電壓是約3.3V。

4.根據(jù)權(quán)利要求2所述的編程方法，其中所述正禁止電壓是約5.0V。