[發明專利]合并1T-1R近4F2存儲器單元的非易失性存儲器陣列體系結構

有效

• 申請號: 201080059504.0
• 申請日: 2010-10-22
• 公開（公告）號: CN102714057A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: L.G.法索利
• 申請（專利權）人: 桑迪士克3D有限責任公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;H01L27/24;H01L45/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 黃小臨

1.一種存儲器陣列，包括：

第一和第二字線；

與所述第一和第二字線基本上正交的第一復數M個數據線；

第一晶體管串，包括第一復數M+1個串聯連接的晶體管，每個這樣的晶體管具有與所述第一字線耦接的柵極端子，所述第一晶體管串具有相應的第一和第二端節點并且具有在所述第一晶體管串的相鄰晶體管之間的第一復數M個中間節點；

第一復數M個電阻性元件，每個相應的電阻性元件耦接在所述第一復數M個中間節點的相應一個和所述第一復數M個數據線的相應一個之間；

第二晶體管串，包括第二復數M+1個串聯連接的晶體管，每個這樣的晶體管具有與所述第二字線耦接的柵極端子，所述第二晶體管串具有相應的第一和第二端節點并且具有在所述第二晶體管串的相鄰晶體管之間的第二復數M個中間節點；以及

第二復數M個電阻性元件，每個相應的電阻性元件耦接在所述第二復數M個中間節點的相應一個和所述第一復數M個數據線的相應一個之間。

2.根據權利要求1所述的存儲器陣列，其中：

所述相應的第一和第二晶體管串的所述相應的第一和第二端節點中的每一個耦接到相關聯的參考節點，用于有時向所述相應的第一和第二晶體管串的所述相應的第一和第二端節點傳遞參考電壓。

3.根據權利要求2所述的存儲器陣列，其中：

耦接到所述第一晶體管串的所述第一端節點的相關聯的參考節點構成布置為與所述第一復數M個數據線平行的第一參考線；

耦接到所述第一晶體管串的所述第二端節點的相關聯的參考節點構成布置為與所述第一復數M個數據線平行的第二參考線；

耦接到所述第二晶體管串的所述第一端節點的相關聯的參考節點構成所述第一參考線；

耦接到所述第二晶體管串的所述第二端節點的相關聯的參考節點構成所述第二參考線；以及

所述第一復數M個數據線布置在所述第一和第二參考線之間。

4.根據權利要求3所述的存儲器陣列，其中：

所述相應的第一和第二參考線直接連接到所述第一和第二晶體管串的所述相應的第一和第二端節點。

5.根據權利要求3所述的存儲器陣列，進一步包括：

與所述第一和第二字線基本正交的第二復數N個數據線；

第三晶體管串，包括第三復數N+1個串聯連接的晶體管，每個這樣的晶體管具有與所述第一字線耦接的柵極端子，所述第三晶體管串具有相應的第一和第二端節點并且具有在所述第三晶體管串的相鄰晶體管之間的第三復數N個中間節點；

第三復數N個電阻性元件，每個相應的電阻性元件耦接在所述第三復數N個中間節點的相應一個和所述第二復數N個數據線的相應一個之間；以及

第三參考線，與所述第二復數N個數據線平行并且與所述第三晶體管串的第二端節點耦接；

其中，所述第三晶體管串的第一端節點耦接到所述第一晶體管串的第二端節點；以及

其中所述第二復數N個數據線布置在所述第二和第三參考線之間。

6.根據權利要求5所述的存儲器陣列，其中M不等于N。

7.根據權利要求3所述的存儲器陣列，進一步包括：

多個參考線電阻性元件，每一個將所述第一和第二晶體管串的相應一個的所述第一和第二端節點的相應一個耦接到其相關聯的參考節點。

8.根據權利要求7所述的存儲器陣列，其中：

所述第一和第二參考線中的每一個在結構上與所述第一復數M個數據線中的各數據線相同；以及

所述多個參考線電阻性元件中的每一個在結構上與所述第一復數M個電阻性元件中的各電阻性元件相同。

9.根據權利要求8所述的存儲器陣列，其中：

M的值可配置，從而可以在制造后選擇構成給定晶體管串的晶體管的數目。