[發明專利]半導體裝置

有效

• 申請號: 201080058540.5
• 申請日: 2010-12-14
• 公開（公告）號: CN102687264A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 田丸雅規;中西和幸;西村英敏
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/3205;H01L21/822;H01L21/8238;H01L23/52;H01L27/04;H01L27/092
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 汪惠民

技術領域

本發明涉及設置了用于對阱區域進行供電的阱電位供給區域的半導體裝置。

背景技術

在現有技術中的半導體裝置中，為了控制阱電位，或者為了防止閂鎖(latch?up)，在活性晶體管的附近設置了用于對阱區域進行供電的阱電位供給區域。再者，所謂“活性晶體管”是利用晶體管的工作特性來對電路的期望功能進行貢獻的晶體管。

圖12是表示設置了阱電位供給區域的半導體裝置的現有布局的一例的圖。在圖12的結構中，在圖中的縱向上，排列配置在圖中橫向上配置了多個標準單元的標準單元列。并且，在中央的標準單元列中插入了阱電位供給單元VSC。VSCN是注入了N型雜質、對N型阱提供阱電位的阱電位供給區域(TAP區域)，VSCP是注入了P型雜質、對P型阱提供阱電位的阱電位供給區域。

現有技術文獻

專利文獻

專利文獻1：JP特開2008-235350號公報

專利文獻2：JP特開2007-12855號公報

專利文獻3：JP特開2001-148464號公報

專利文獻4：JP特開2009-32961號公報

發明內容

(發明要解決的課題)

在最近的半導體裝置中，隨著微細化的發展，在使柵極暴露時，由衍射光引起的光學鄰近效應的影響變大。因此，根據周邊的柵極圖案的狀況，會引起光學鄰近效應的影響大不相同、產生柵極長度的偏差的這種問題。

為了應對該問題，需要確保對象柵極的周邊柵極圖案的形狀規則性。并且，不僅是對象柵極在左右方向上排列的柵極圖案，對于在上下方向排列的柵極圖案，也需要維持形狀規則性。

但是，在現有技術中，在配置了阱電位供給單元的情況下，無法維持對象柵極在左右方向及上下方向上排列的柵極圖案的形狀規則性。例如，在圖12的布局中，由于阱電位供給單元VSC的挿入，對于上面的標準單元列的柵電極GT5及虛擬柵極GT4、GT6，在其下側沒有相鄰地配置柵極，而且對于下面的標準單元列的柵電極GB4、GB5、GB6，在其上側沒有相鄰地配置柵極。此外，對于柵電極GM3、GM7，分別在右側及左側沒有相鄰地配置柵極。這樣，由于插入了阱電位供給單元VSC，從而無法維持其周邊的柵極圖案的形狀規則性。

因此，在現有的半導體裝置中，為了維持柵極圖案的形狀規則性，需要避開阱電位供電單元VSC的附近來配置具有活性晶體管的標準單元。但是，在這種情況下，會引起半導體裝置的布局面積的增大，因此不是優選的方案。

鑒于上述問題，本發明的目的在于提供一種具有阱電位供給區域的半導體裝置，能可靠地抑制因光學鄰近效應引起的柵極長度的偏差，并且不會使布局面積增大。

(用于解決課題的方案)

在本發明的一個方式的半導體裝置中，在第1方向上排列配置了多個單元列，在每個單元列中，在所述第1方向延伸的多個柵極被排列配置在與所述第1方向正交的第2方向上，

所述多個單元列分別具備在所述柵極的下方形成且分別在所述第2方向上延伸的第1導電型阱區域及第2導電型阱區域，

作為所述多個單元列之一的第1單元列具備：

第1阱電位供給區域，是在所述第1導電型阱區域中注入導電型與所述第1導電型阱區域相同的雜質而形成的；

第1及第2相鄰柵極，其分別配置在所述第1阱電位供給區域的所述第2方向上的兩側；

第3相鄰柵極，在所述第1阱電位供給區域的相反側相鄰地配置了該第3相鄰柵極；和

第4相鄰柵極，在所述第1阱電位供給區域的相反側相鄰地配置了該第4相鄰柵極，

在所述第2方向上以同一間距配置所述第1～第4相鄰柵極，并且，

所述多個單元列之中的、在所述第1方向上與所述第1單元列相鄰的第1相鄰單元列具有4根柵極，該4根柵極在所述第1方向上分別與所述第1～第4相鄰柵極對置。

根據該方式，在第1單元列的第1導電型阱區域中設置了第1阱電位供給區域。并且，在第2方向上以同一間距配置了在第1阱電位供給區域的第2方向的兩側配置的第1及第2相鄰柵極、以及進一步在其兩側配置第3及第4相鄰柵極。再有，在第1方向上與第1單元列相鄰的第1相鄰單元列，具有在第1方向上分別與第1～第4相鄰柵極對置的4根柵極。即，第1阱電位供給區域周邊的柵極圖案維持形狀規則性。因此，能夠避免隨著柵極圖案而不同的光學鄰近效應的影響，因此能夠可靠地抑制柵極長度的偏差，同時能夠抑制因設置阱電位供給區域而引起的布局面積的增大。