[發明專利]利用多個曝光和阻擋掩模方式減少設計規則違反的半導體器件制造

有效

• 申請號: 201080050771.1
• 申請日: 2010-11-09
• 公開（公告）號: CN102754186A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 理查德·舒爾茨
• 申請（專利權）人: 超威半導體公司
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/311;H01L21/8244
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠

相關申請的交叉引用

本申請的主題與序列號為12/617,421的共同待決的美國專利申請的主題相關，該兩申請同時提交。

技術領域

本發明主題的實施例總體上涉及半導體器件的制造技術和工藝。尤其是，本發明主題的實施例涉及光刻（photolithographic）掩模的設計、創建和使用，以此來減少在半導體器件的制造過程中的設計規則違反（violation）。

背景技術

半導體產業致力于在更小的芯片上制造具有越來越高密度的半導體器件的集成電路，以此來達到更高的性能以及降低制造成本。對大規模集成電路來說，這種意愿已經迫使電路尺寸和器件特征持續地收縮。減少諸如在場效應晶體管中的柵極的長度和導線的寬度等結構尺寸的能力則是由光刻性能來驅動的。

在傳統的光刻系統中，通過提供穿過或反射在掩模或光罩（reticle）上的輻射從而在半導體晶片上形成圖像。一般來說，該圖像聚焦在晶片上曝光并圖樣化諸如光阻劑材料之類的材料層。相應地，利用該光阻劑材料來定義在半導體晶片的一層或多層上的摻雜區域、沉積區域、蝕刻區域或者其他結構和特征。光阻劑材料也能定義與半導體器件的金屬層相關的導線或導電盤（pads）。進一步地，該光阻劑材料能定義絕緣區域、晶體管柵極或者其他晶體管結構和元件。

使用兩個或多個光刻子工藝的多曝光/圖樣化工藝，可用于形成具有極小和緊密排布的特征的光阻劑圖樣。一種類型的雙曝光工藝形成第一光阻劑圖樣，利用該第一光阻劑圖樣來蝕刻該晶片，接著形成第二光阻劑圖樣，并且利用該第二光阻劑圖樣來蝕刻該晶片。另一種類型的雙曝光工藝形成第一光阻劑圖樣，用第二光阻劑層覆蓋第一光阻劑圖樣，曝光并顯影（develop）第二光阻劑層，然后蝕刻該晶片。該雙曝光工藝有時也被稱作雙曝光單蝕刻工藝。

目前在半導體產業中的可用的光刻工具能夠達到大概80納米的線分辨率。尤其是，193納米的浸入式步進技術能夠實現在單層掩模上短至80納米的間距。實際上，具有低于80納米間距的器件特征能夠通過上述的雙曝光/圖樣化工藝來實現。不幸的是，即便使用了多曝光工藝，間距或線段分割的向下縮放（scaling）比例最終被光刻工具的實際執行能力所限制。相應地，通常使用一定的設計規則來檢查期望的半導體器件特征的可行性和生產能力。例如，設計規則檢查(DRC:design?rule?check)方法能用來識別在諸如局域互連之類的導電軌跡(trace)推薦布局中潛在的引腳到引腳和/或引腳到線的違規（violations）。因此，如果該推薦布局包括對特定的光刻工具來說太短的引腳到引腳（tip-to-tip）或引腳到線（tip-to-line）的間距的話，那么在不將一些導電軌跡短接在一起的情況下利用該推薦的布局來制造器件則是不可能的。

發明內容

提供一種在半導體器件結構上創建器件特征的方法。該方法包括創建半導體器件結構的目標材料上方的第一光阻劑特征圖樣，該第一光阻劑特征圖樣由第一部分光刻掩模來定義。該方法也創建目標材料上方的第二光阻劑特征圖樣，該第二光阻劑特征圖樣由第二部分光刻掩模來定義。該第一光阻劑特征圖樣和該第二光阻劑特征圖樣共同形成光阻劑特征的組合圖樣。該方法繼續使用該光阻劑特征的組合圖樣作為蝕刻掩模來選擇性地蝕刻該目標材料。從而生成形成在目標材料中的凹線圖樣。然后該方法形成第三光阻劑特征圖樣，其覆蓋凹線圖樣的指定部分。

本發明還提供一種制造半導體器件的方法。該方法首先提供包括半導體材料層和在該半導體材料層上方的絕緣體材料層的半導體器件結構。該方法接著就是在絕緣材料層上方形成硬掩模材料層以及在硬掩模材料層上方創建光阻劑特征的組合圖樣。該光阻劑特征的組合圖樣包括利用第一光刻掩模形成的第一光阻劑特征和利用第二光刻掩模形成的第二光阻劑特征。然后，該方法使用該光阻劑特征的組合圖樣作為蝕刻掩模來選擇性地蝕刻該硬掩模材料層，最終生成定義在硬掩模材料層中的正性硬掩模圖樣和負性凹線圖樣。該方法還創建在該絕緣材料上的附加的光阻劑特征的圖樣。該附加的光阻劑特征與定義在負性凹線圖樣中一個或多個的凹線交叉。