[發明專利]雙阱溝道分裂OTP存儲單元

有效

• 申請號: 201080049218.6
• 申請日: 2010-10-29
• 公開（公告）號: CN102612717A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 沃德克·庫爾賈諾韋茨
• 申請（專利權）人: 賽鼎矽公司
• 主分類號: G11C17/08
• 分類號: G11C17/08;G11C17/14
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 康泉;宋志強

相關申請的交叉引用?

本申請要求2009年10月30日提交的美國臨時專利申請No.61/256,608的優先權的權益，通過引用將其內容全部合并于此。?

技術領域

本發明總地涉及非易失性存儲器。更具體地，本發明涉及反熔絲器件。?

背景技術

在下面描述中，術語MOS用于表示任意FET或MIS晶體管、半晶體管或電容器結構。為了簡化實施例的描述，在下面，引用的柵極氧化層應被理解為包括電介質材料、氧化物或氧化物和電介質材料的組合。?

在過去的30年間，反熔絲技術已經引起大量發明者、IC設計者和制造商們的極大關注。反熔絲是可改變為導電狀態的結構，或換言之，是從不導電狀態改變為導電狀態的電子器件。同樣，二進制狀態，響應于例如編程電壓或編程電流的電介質應力，可為高電阻和低電阻中的其中一種。反熔絲器件可被設置在存儲器陣列中，從而形成所公知的一次可編程(OTP)存儲器。?

目前的反熔絲研發集中于3維薄膜結構和特殊金屬間材料。這種反熔絲技術要求在標準CMOS工藝中未使用的額外設計步驟，禁止反熔絲在典型的VLSI和ASIC設計中的應用，其中可編程性可有助于克服以往縮短器件生命周期和常常增大芯片研發成本所具有的問題。因此，在工業中明顯需要一種利用標準CMOS工藝的可靠的反熔絲結構。?

在美國專利No.6,667,902(彭)中公開了一種利用標準CMOS工藝可制造的反熔絲存儲單元。彭通過引入連接至電容器并平行于字線延伸的“行程序線”而嘗試改進傳統的相似平面DRAM的反熔絲陣列。如果被解碼，則該?行程序線可將存取晶體管的曝光最小化到高編程電壓，否則這將通過已被編程的單元發生。在美國專利No.6,671,040中，彭通過增加可變電壓控制編程電流進一步改進了他的陣列，據稱該可變電壓控制編程電流控制了柵極氧化層擊穿的程度，以用于多級或模擬存儲應用。?

圖1為彭所公開的反熔絲存儲單元的電路圖，而圖2和圖3分別示出了圖1所示的反熔絲存儲單元的簡化平面圖和截面圖。圖1中的反熔絲存儲單元包括用于將位線BL耦接至反熔絲器件12的底板的通路或存取晶體管10。反熔絲器件12被認為是基于柵極電介質擊穿的反熔絲器件。字線WL被耦接至存取晶體管10的柵極，以便使存取晶體管10導通，單元極板電壓Vcp被耦接至反熔絲器件12的上極板，用于對反熔絲器件12進行編程。?

從圖2和圖3可以看出，存取晶體管10和反熔絲器件12的布局非常簡單明了。存取晶體管10的柵極14和反熔絲器件12的上板極16由相同的多晶硅層構造而成，它們跨有源區域18延伸。在有源區域18中的每個多晶硅層下方，形成薄柵極氧化層20，也稱為柵極電介質，用于使多晶硅與下方的有源區域電隔離。在柵極14的兩側上是擴散區22和24，其中擴散區24被耦接至位線。雖然未示出，但是本領域技術人員將明白諸如側壁間隔件形成、輕摻雜擴散(LDD)和擴散之類的標準CMOS設計和柵極硅化技術可適用。雖然傳統的單晶體管和電容器單元結構被廣泛使用，但由于針對高密度應用可獲得的半導體陣列區域的節省，因此進一步期望單晶體管反熔絲單元。這種單晶體管反熔絲應當是可靠的，且制造簡單，CMOS工藝成本低。?

基于柵極電介質擊穿的反熔絲器件在該工業中作為優選的OTP或仿真的多次可編程(MTP)非易失性存儲器件而日益普及。應用于存儲器陣列中或用作單個的可編程單元的這種反熔絲器件至少由兩個區組成。第一是高壓擊穿區，第二是低壓擊穿區(或反熔絲區)。?