[發明專利]用于通過選擇性偏置來降低高容量存儲器中存儲器陣列漏電的系統和方法無效
| 申請號: | 201080047330.6 | 申請日: | 2010-09-14 |
| 公開(公告)號: | CN102859600A | 公開(公告)日: | 2013-01-02 |
| 發明(設計)人: | N·貝赫拉;D·薩布哈爾沃爾;張勇 | 申請(專利權)人: | 美商新思科技有限公司 |
| 主分類號: | G11C11/412 | 分類號: | G11C11/412;G11C11/413 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 王茂華;邊海梅 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 通過 選擇性 偏置 降低 容量 存儲器 陣列 漏電 系統 方法 | ||
1.一種靜態隨機存取存儲器(SRAM),包括:
多個扇區,所述多個扇區中的每個扇區包括布置成多個位線行和多個位線列的多個SRAM單元,其中,針對所述多個扇區中的每個相應的扇區,
所述相應的扇區的所述多個SRAM單元中的每個SRAM單元包括耦合以形成數據節點配對的交叉耦合的反相器配對,
所述相應的扇區的所述多個SRAM單元中的每個SRAM單元包括下拉器件,
所述相應的扇區的所述多個SRAM單元的所述下拉器件耦合在一起,以及
所述相應的扇區的所述多個SRAM單元選擇性地處于:(i)工作模式,其中所述多個SRAM單元中的數據可以被存取,并且其中所述扇區中的所述SRAM單元的所述下拉器件被驅動至第一電壓,或者(ii)待機模式,其中所述扇區中的所述SRAM單元的所述下拉器件被驅動至第二電壓;
扇區解碼器,其被配置成:(i)基于在扇區地址范圍中的經解碼的扇區地址標識待被選擇性地激活至所述工作模式的所述多個扇區中的扇區,以及(ii)基于所述經解碼的扇區地址提供扇區選擇性無偏置信號;以及
多個扇區偏置電路,其中所述多個扇區偏置電路中的每個相應的扇區偏置電路:
(A)耦合至(i)所述扇區解碼器和(ii)所述多個扇區中的對應于所述相應的扇區偏置電路的扇區,以及
(B)選擇性地被配置成提供所述第一電壓或所述第二電壓至耦合至所述相應的扇區偏置電路的所述扇區中的所述SRAM單元的所述下拉器件,其中所述相應的扇區偏置電路:
當所述相應的扇區偏置電路未接收來自所述扇區解碼器的所述扇區選擇性無偏置信號時,提供所述第二電壓至耦合至所述相應的扇區偏置電路的所述扇區中的所述多個SRAM單元的所述下拉器件,以及
當所述相應的扇區偏置電路接收來自所述扇區解碼器的所述扇區選擇性無偏置信號時,提供所述第一電壓至耦合至所述相應的扇區偏置電路的所述扇區中的所述多個SRAM單元的所述下拉器件。
2.根據權利要求1所述的靜態隨機存取存儲器,其中
所述多個扇區是第一多個扇區,
所述扇區解碼器是第一扇區解碼器,
所述多個扇區偏置電路是第一多個扇區偏置電路,
所述扇區地址范圍是第一扇區地址范圍,并且其中所述靜態隨機存取存儲器還包括:
第二多個扇區,所述第二多個扇區中的每個扇區包括布置成多個位線行和多個位線列的多個SRAM單元,其中,針對所述第二多個扇區中的每個相應的扇區,
所述相應的扇區的所述多個SRAM單元中的每個SRAM單元包括耦合以形成數據節點配對的交叉耦合的反相器配對,
所述相應的扇區的所述多個SRAM單元中的每個SRAM單元包括下拉器件,
所述相應的扇區的所述多個SRAM單元的所述下拉器件耦合在一起,以及
所述相應的扇區的所述多個SRAM單元選擇性地處于:(i)工作模式,其中所述多個SRAM單元中的數據可以被存取,并且其中所述扇區中的所述SRAM單元的所述下拉器件被驅動至第一電壓,或者(ii)待機模式,其中所述相應的扇區中的所述SRAM單元的所述下拉器件被驅動至第二電壓;
第二扇區解碼器,其被配置成:(i)基于在第二扇區地址范圍中的經解碼的扇區地址標識待被選擇性地激活至所述工作模式的所述第二多個扇區中的扇區,以及(ii)基于所述經解碼的扇區地址提供扇區選擇性無偏置信號;以及
第二多個扇區偏置電路,其中所述第二多個扇區偏置電路中的每個相應的扇區偏置電路:
(A)耦合至(i)所述第二扇區解碼器和(ii)所述第二多個扇區中的對應于所述相應的扇區偏置電路的扇區,
(B)選擇性地被配置成提供所述第一電壓或所述第二電壓至耦合至所述相應的扇區偏置電路的所述扇區中的所述SRAM單元的所述下拉器件,其中所述相應的扇區偏置電路:
當所述相應的扇區偏置電路未接收來自所述第二扇區解碼器的所述扇區選擇性無偏置信號時,提供所述第二電壓至耦合至所述相應的扇區偏置電路的所述扇區中的所述多個SRAM單元的所述下拉器件,以及
當所述相應的扇區偏置電路接收來自所述第二扇區解碼器的所述扇區選擇性無偏置信號時,提供所述第一電壓至耦合至所述相應的扇區偏置電路的所述扇區中的所述多個SRAM單元的所述下拉器件。
3.根據權利要求1所述的靜態隨機存取存儲器,其中所述靜態隨機存取存儲器包括多個存儲器庫,并且其中所述多個存儲器庫中的存儲器庫包括所述多個扇區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于美商新思科技有限公司,未經美商新思科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201080047330.6/1.html,轉載請聲明來源鉆瓜專利網。





