[發明專利]碳化硅襯底

無效

• 申請號: 201080045944.0
• 申請日: 2010-09-28
• 公開（公告）號: CN102741973A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 井上博揮;原田真;佐佐木信;西口太郎;沖田恭子;并川靖生
• 申請（專利權）人: 住友電氣工業株式會社
• 主分類號: H01L21/02
• 分類號: H01L21/02;C30B29/36;H01L21/336;H01L29/12;H01L29/78
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

技術領域

本發明涉及一種碳化硅襯底，更具體地涉及一種實現抑制在制造半導體器件的工藝中發生的翹曲的碳化硅襯底。

背景技術

近年來，為了實現高擊穿電壓、低損耗以及半導體器件在高溫環境下的利用，已經開始采用碳化硅(SiC)作為用于半導體器件的材料。碳化硅是寬帶隙半導體，其帶隙大于傳統上廣泛用作用于半導體器件的材料的硅的帶隙。因此，通過采用碳化硅作為用于半導體器件的材料，半導體器件能夠具有高擊穿電壓、減小的導通電阻等等。此外，因此有利的是，采用碳化硅作為其材料的半導體器件的特性甚至在高溫環境下也比采用硅作為其材料的半導體器件的特性劣化更少。

采用碳化硅作為其材料的這樣的半導體器件能夠通過在碳化硅襯底上形成有源層、電極等等來制作。制造這樣的半導體器件的工藝包括利用步進機等等的曝光步驟。在該曝光步驟中，如果碳化硅襯底有翹曲，則通過諸如真空吸盤的方法來減少翹曲以防止曝光失敗。

然而，當碳化硅襯底的翹曲較大時，不能夠使用諸如上述真空吸盤的固定方法來充分地減少翹曲。因此，不利的是，發生曝光失敗。為了解決該問題，已經進行了研究以減少碳化硅襯底的翹曲。已經提出了各種減少翹曲的方法(例如，參見美國專利申請公開No.2006/0225645(專利文獻1))。

引用列表

專利文獻

PTL?1：美國專利申請公開No.2006/0225645

發明內容

技術問題

根據上述專利文獻1，將碳化硅襯底的翹曲等等減少到低水平。然而，制造半導體器件的工藝包括在碳化硅襯底上形成由除了碳化硅之外的材料制成的層(以下稱為“不同類型材料層”)的步驟。不利的是，當在碳化硅襯底上形成這樣的不同類型材料層時，包括專利文獻1的碳化硅襯底的傳統的碳化硅襯底將會有大的翹曲。

鑒于此，本發明的目的在于提供一種即使當在碳化硅襯底上形成不同類型材料層時也實現抑制翹曲的碳化硅襯底。

解決問題的技術方案

根據本發明的碳化硅襯底包括：基礎層，其由碳化硅制成；以及多個SiC層，其當在平面視圖中看時并排地(side?by?side)布置在基礎層上并且每個SiC層由單晶碳化硅制成。間隙形成在相鄰的SiC層之間。

本發明人已經研究了用于當在襯底上形成不同類型材料層時減少碳化硅襯底的翹曲的方法。因此，本發明人已經發現：在由單晶碳化硅制成并且并排地布置在由碳化硅制成的基礎層上的多個SiC層上，即使形成不同類型材料層時也能夠減少翹曲。具體地，能夠通過在SiC層之間形成間隙以提供緩沖效果來減少翹曲。因此，根據本發明的碳化硅襯底，即使當在該碳化硅襯底上形成不同類型材料層時也能夠抑制翹曲。

在碳化硅襯底中，間隙可以具有等于或者小于1mm的寬度。在制造半導體器件的工藝中，需要在完成半導體器件之前利用某種材料填充間隙。如果間隙具有超過1mm的寬度，則變得難以在制造半導體器件的工藝中填充該間隙。因此，間隙優選地等于或者小于1mm。

在碳化硅襯底中，間隙能夠具有等于或小于碳化硅襯底的厚度的2/3的深度。如果間隙的深度超過襯底的厚度的2/3，則基礎層的硬度變得不足，這使得難以處理碳化硅襯底。因此，優選的是，間隙的深度等于或者小于碳化硅襯底的厚度的2/3。

在碳化硅襯底中，可以形成多個間隙。因此，間隙提供了更大的緩沖效果，從而更可靠地抑制翹曲。

在碳化硅襯底中，多個間隙可以包括延伸而沒有彼此交叉的至少一對間隙。在該情況中，該一對間隙之間的間隔優選地為5mm或更大。

在碳化硅襯底中，有源層、電極等等形成在由單晶碳化硅制成的SiC層上，從而制作了在平面視圖中看時并排布置的半導體器件。因此，如果間隙之間的間隔太小，則難以高效地制作半導體器件。為了解決該問題，在間隙之間的間隔被設定為5mm或更大的情況下，能夠提供下述碳化硅襯底，利用該碳化硅襯底能夠高效地制作半導體器件。

在碳化硅襯底中，多個間隙可以包括彼此交叉的至少一對間隙。因此，能夠提供能夠在多個方向上減少翹曲的碳化硅襯底。

在碳化硅襯底中，多個間隙可以形成為當在平面視圖中看時以格子的形式彼此交叉。以該方式，SiC層能夠高效地設置在基礎層上。結果，能夠提供下述碳化硅襯底，利用該碳化硅襯底能夠高效地制作半導體器件。