[發明專利]涂覆基材的方法

無效

• 申請號: 201080045703.6
• 申請日: 2010-09-27
• 公開（公告）號: CN102712999A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: D·伯雷羅;E·瓦拉特-薩維恩;J·斯德恩豪瑟;U·克羅爾;J·邁耶
• 申請（專利權）人: 歐瑞康太陽能(處貝區市)公司
• 主分類號: C23C16/02
• 分類號: C23C16/02;C23C16/40;C23C14/02;C23C14/08;H01L31/0224;H01L31/0236;C23C30/00
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸嘉

技術領域

本發明關于薄膜涂層領域。特定言之，本發明關于在基材上涂覆氧化鋅膜，其特別用于制造太陽能電池及/或太陽能面板的目的。

背景技術

光伏打裝置(photovoltaic?devices)或太陽能電池為能將光(特別是日光)轉換成直流(DC)電能的裝置。針對低成本、大規模的生產而言，薄膜太陽能電池的益處在于其可使用玻璃、玻璃陶瓷、或其它剛性或可撓性基材來取代硅晶或多晶硅，以作為基礎材料或基材。至今，已有多種可自市面上購得的太陽能電池技術。在低溫下且大規模地處理此種電池的可行性乃為此種技術的主要優點。

太陽能電池的結構(即，層序列(layer?sequence))為掌控或促成光伏打效應的要素。這些層可各別借由已知的真空沉積技術(例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、等離子輔助化學氣相沉積(PECVD)、常壓化學氣相沉積(APCVD)，上述技術皆可用于半導體技術中)來涂覆或沉積成薄層。

傳統的薄膜太陽能電池通常包含一沉積在基材上的透明電極層(亦稱為前電極(front?electrode))。在此第一電極層的頂端上通常沉積有一由薄的非晶質硅膜及/或薄的微晶硅膜所形成的光電轉換半導體層(photoelectric?conversion?semiconductor?layer)，以及一背電極層(back?electrode?layer)。該背電極可再包含一透明導電層、一反射體層、及一導電并反射的金屬層或與其技術相當者。

詳言之，圖1(已知技術)所示為一基本、簡單的光伏打電池10，包含一透明基材12，其上沉積有一透明導電氧化物(transparent?conductive?oxide，TCO)14。此層也稱為前觸點(front?contact)且作為該光伏打組件的第一電極。基材12與前觸點14的結合也稱為覆層(superstrate)。其下的層16作為活性光伏打層(active?photovoltaic?layer)并呈現出三層形成p-i-n結(junction)的“次層”。該層16包含氫化的微晶硅、納米晶硅、非晶質硅或前述的組合。次層18(鄰接TCO前觸點14)為正電性摻雜(positively?doped)，鄰接的次層20為本征的(intrinsic)，而最后的次層22為負電性摻雜(negatively?doped)。在另一實施方式中，如上所述的層序列p-i-n可反轉成n-i-p。此時，層16即為負電性摻雜層(n層)，層20一樣為本征的，而層22則為正電性摻雜層(p層)。

最后，該電池含有一后觸點(rear?contact)層24(也稱為背觸點)。此外，再提供一反射層26。或者，可具有一金屬背觸點(metallic?back?contact)，其可結合背反射體26與背觸點24的物理特性。為達例示的目的，箭頭代表照射光。

一般所知，當光(例如太陽輻射)照射在光電裝置(如太陽能電池)上時，會在i層中生成電子空穴對(electron-hole?pairs)。所生成對中的空穴會朝p區域移動，而電子會朝n區域移動。觸點通常直接或間接地接觸p區域及n區域。只要光持續產生電子空穴對，電流就會流過與這些觸點所連接的外部電路。

透明導電(transparent?conducting，TC)層(如前述用作層14及/或層24者)為結合可見光范圍的光學穿透性及導電性的薄膜材料，其適合用在光電應用。

已有多種應用使用到透明導電層，例如平面顯示器的除霜窗或透明電極及太陽能電池。在這些應用中，通常會要求將其透明導電層的電導度(conductance)及穿透率(transmittance)最大化。

有多種工藝可制造透明導電層。其中最常用的技術有：濺鍍(PVD)、化學氣相沉積(CVD)、脈沖激光沉積、噴霧熱解及蘸濕(wet?dip)沉積。這些工藝采用不同材料來作為基材，例如玻璃、塑料薄片等。這些材料可為可撓性或剛性。

為提升光伏打裝置的電轉換效能，應盡量使活性硅層中吸收盡可能多的照射光。

透明導電材料的特性或與高穿透率結合的高導電率通常難以同時實現，原因在于在可見光范圍內的光學透明度通常需要能帶間隙(band?gap)大于3.3電子伏特的材料，然而，此種大能帶間隙的材料使載體摻雜難以實現，因此難以達到高導電率。

除此基本限制外，通常，制作過程會在層中誘發缺陷，這也限制透明度及導電率。此缺陷為例如孔隙、晶界(grain?boundary)及雜質污染。