[發(fā)明專(zhuān)利]三維電感器與變換器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201080045331.7
• 申請(qǐng)日: 2010-10-07
• 公開(kāi)（公告）號(hào): CN102576657A
• 公開(kāi)（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 金鄭海;顧時(shí)群;布雷恩·馬修·亨德森;托馬斯·R·湯姆斯;劉·G·蔡-奧安;賽福拉·S·巴扎亞尼;馬修·諾瓦克
• 申請(qǐng)（專(zhuān)利權(quán)）人: 高通股份有限公司
• 主分類(lèi)號(hào): H01L21/02
• 分類(lèi)號(hào): H01L21/02;H01L23/522;H01F17/00;H01L27/06;H01L23/48
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 宋獻(xiàn)濤

1.一種三維芯片上電感器，其包含：

第一金屬層的多個(gè)片段；

第二金屬層的多個(gè)片段；

第一電感器輸入及第二電感器輸入；及

多個(gè)穿硅通孔，其耦合所述第一金屬層的所述多個(gè)片段與所述第二金屬層的所述多個(gè)片段，以形成所述第一電感器輸入與所述第二電感器輸入之間的連續(xù)、非相交路徑。

2.根據(jù)權(quán)利要求1所述的芯片上電感器，其中所述第一金屬層位于所述芯片的后段工藝區(qū)段中。

3.根據(jù)權(quán)利要求1所述的芯片上電感器，其中所述第二金屬層位于所述芯片的重分配設(shè)計(jì)層區(qū)段中。

4.根據(jù)權(quán)利要求3所述的芯片上電感器，其中所述第一金屬層位于所述芯片的后段工藝區(qū)段中。

5.根據(jù)權(quán)利要求1所述的芯片上電感器，其中所述第一及第二電感器輸入位于所述第一金屬層及所述第二金屬層中的一者中，且所述芯片上電感器具有圍繞在所述第一與第二電感器輸入之間穿過(guò)的對(duì)稱線的對(duì)稱幾何結(jié)構(gòu)。

6.根據(jù)權(quán)利要求1所述的芯片上電感器，其中所述芯片上電感器具有非對(duì)稱幾何結(jié)構(gòu)。

7.根據(jù)權(quán)利要求6所述的芯片上電感器，其中所述第一電感器輸入位于所述第一金屬層及所述第二金屬層中的一者中，且所述第二電感器輸入位于第三金屬層中。

8.根據(jù)權(quán)利要求1所述的芯片上電感器，其中所述多個(gè)穿硅通孔以規(guī)則陣列圖案分布。

9.根據(jù)權(quán)利要求8所述的芯片上電感器，其中所述穿硅通孔規(guī)則陣列圖案由包含耦合到接地的多個(gè)穿硅通孔的周長(zhǎng)圍繞。

10.一種三維芯片上變換器，其包含：

第一芯片上電感器及第二芯片上電感器，所述第一及第二芯片上電感器中的每一者包含：

在第一金屬層中的多個(gè)第一片段；

在第二金屬層中的多個(gè)第二片段；

第一電感器輸入及第二電感器輸入，所述第一及第二電感器輸入位于所述第一金屬層及所述第二金屬層中的一者中；及

多個(gè)穿硅通孔，其耦合所述多個(gè)第一片段與所述多個(gè)第二片段以形成所述第一電感器輸入與所述第二電感器輸入之間的連續(xù)、非相交路徑；

所述第一芯片上電感器電感性耦合到所述第二芯片上電感器，且所述第一芯片上電感器除了經(jīng)由接地之外不物理耦合到所述第二芯片上電感器。

11.根據(jù)權(quán)利要求10所述的芯片上變換器，其中所述第一金屬層位于所述芯片的后段工藝區(qū)段中。

12.根據(jù)權(quán)利要求10所述的芯片上變換器，其中所述第二金屬層位于所述芯片的重分配設(shè)計(jì)層區(qū)段中。

13.根據(jù)權(quán)利要求12所述的芯片上變換器，其中所述第一金屬層位于所述芯片的后段工藝區(qū)段中。

14.根據(jù)權(quán)利要求10所述的芯片上變換器，其中所述第一芯片上電感器的所述多個(gè)穿硅通孔以規(guī)則陣列圖案分布，且所述第二芯片上電感器的所述多個(gè)穿硅通孔以規(guī)則陣列圖案分布。

15.根據(jù)權(quán)利要求14所述的芯片上變換器，其中所述第一及第二芯片上電感器的所述穿硅通孔規(guī)則陣列圖案的外側(cè)由包含耦合到接地的多個(gè)穿硅通孔的周長(zhǎng)圍繞，其中所述第一及第二芯片上電感器的所述穿硅通孔規(guī)則陣列圖案的所述外側(cè)位于所述第一及第二芯片上電感器的遠(yuǎn)離所述第一與第二芯片上電感器之間的電感性耦合的側(cè)上。