[發明專利]在適于堆疊的集成電路中使用間斷式硅過孔

無效

• 申請號: 201080039115.1
• 申請日: 2010-08-27
• 公開（公告）號: CN102576700A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: P·B·吉靈厄姆
• 申請（專利權）人: 莫塞德技術公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/71;H01L21/98;H01L23/50;H03K17/56;G11C5/06
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

相關申請

本申請要求共同未決的2009年9月2日提交的、序列號為No.61/239,211的美國臨時專利申請以及2010年4月9日提交的序列號為12/757,540的美國專利申請的優先權，通過引用將其整個內容合并于此。

技術領域

本發明總的涉及集成電路，尤其是涉及互連的集成電路的堆疊布置。

背景技術

硅過孔(TSV)技術是一種新興的用于堆疊的半導體集成電路(IC)芯片連接的方法。因為TSV的密度可以大大高于傳統的用于引線鍵合的焊盤的密度，所以能夠實現非常寬的總線。常規的用于引線鍵合的鍵合焊盤具有大約100um的平面尺寸，而TSV可為10um甚至更小。因為芯片堆疊中的每個芯片之間的連接被制成為垂直的，因此多個堆疊芯片之間的總線直接連接。圖1示出了晶圓堆疊之前的單片集成電路裸芯片中的TSV結構的橫截面。TSV從芯片底部開始延伸，穿過硅襯底并穿過有源電路和互連層。焊盤位于裸芯片的頂部表面和底部表面，并電連接到TSV。最后，焊料球接附到頂部焊盤。

由Makoto?Motoyoshi公開于Proceedings?of?the?IEEE?vol.97，no.1，January?2009上的論文“Through-Silicon?Via(TSV)”中描述了制造TSV的工藝。首先，使用公知的工藝在硅晶圓上制造半導體電路，以形成有源電路和互連層，包括頂層鍵合焊盤。然后將晶圓的背面拋光以減小厚度。晶圓的正面可被鍵合到操作晶圓以在后續的拋光和TSV工藝步驟中提供機械支撐，并保護有源電路和互連層。然后向晶圓的背表面和要定義TSV的區域施加光致抗蝕劑層。通過深硅刻蝕工藝以及接下來的反應離子刻蝕(RIE)工藝形成從晶圓背部延伸穿過襯底以及有源電路和互連層的通孔，以暴露正面鍵合焊盤的底部。通過金屬鍵合焊盤來停止刻蝕工藝。然后，使用低溫等離子體增強化學氣相沉積(PECVD)SiO₂在通孔中形成側壁絕緣體。這能夠防止TSV與襯底短路。繼續使用RIE工藝從正面鍵合焊盤的底部移除SiO₂，以允許TSV接觸。在這個階段，在通孔中沉積接觸金屬層和/或擴散阻擋金屬層。然后在通孔中填充導電材料，例如導電膠，或者通過諸如電鍍或金屬CVD工藝填充通孔。最后一步是在晶圓的底部沉積金屬并形成底部鍵合焊盤。然后移除操作晶圓，并且將焊料球接附到頂部鍵合焊盤上。

通過在各個相應的TSV沿著TSV軸對準(從而形成軸向對準的TSV)的情況下將一個裸芯片放置在另一個裸芯片的頂部并且升溫融化焊料球材料來組裝芯片堆疊。圖2示出了兩個具有TSV互連的堆疊芯片的橫截面?？芍貜驮摴に囈远询B更多的芯片。

圖2中示出的垂直TSV互連對于總線互連是有益的，其中每個芯片以相同的方式連接到同一組TSV。存儲芯片可以這種方式連接到如論文″8Gb?3D?DDR3?DRAM?using?Through?Silicon?Via?Technology″，Kang等(公布在ISSCC?Digest?of?Technical?Papers，2009年2月)中(見第130頁)示出的同一地址、數據和控制總線，該論文通過引用合并于此。但是，堆疊總線存儲器芯片中存在的問題是每個芯片之間不可區分。即問題是不能單獨地識別每個芯片，從而不能僅由堆疊中的單個芯片執行諸如讀和寫等命令。在傳統的印刷電路板存儲器子系統或引線鍵合多芯片封裝中，通常向共用一個總線的每個裝置發送唯一的芯片使能信號CE來識別哪個芯片正在被尋址、哪個芯片控制數據總線。在僅通過連續的垂直TSV連接的堆疊存儲器裝置中，這種方法行不通。

美國專利申請公開2009/0127668通過引用合并于此，其提供了這種問題的解決方案。在具有TSV的普通裸芯片堆疊中，每隔一個裸芯片被旋轉180°以提供穿過每一裸芯片上的中間電路的串聯TSV連接。這種方案的缺點在于TSV必須相對于芯片的旋轉軸對稱地定位，該旋轉軸通常為矩形裸芯片的坐標中心。這降低了TSV布置的靈活性，并導致裸芯片尺寸惡化。一些存儲裝置，諸如NAND閃存，具有沿芯片的一個邊緣定位的焊盤，這可以防止這種步驟。