[發明專利]帶有集成TJBS二極管的場效應晶體管

無效

• 申請號: 201080034556.2
• 申請日: 2010-06-10
• 公開（公告）號: CN102473725A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 渠寧;A.格爾拉希
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 臧永杰;李家麟

技術領域

本發明涉及半導體器件、尤其是功率半導體器件、特別是帶有集成溝槽結勢壘肖特基?(TJBS（Trench?Junction?Barrier?Schottky）)二極管的功率MOS場效應晶體管。這種功率半導體器件例如能夠應用在機動車中的發電機的同步整流器處。

背景技術

幾十年來，功率MOS場效應晶體管被用作快速開關用于在功率電子設備中應用。除了平板型的、雙重擴散的結構(DMOS)也可使用帶有溝結構(TrenchMOS)的功率MOSFET。不過，在帶有非常快速的開關過程的應用情況下，其中電流也經由MOSFET的體二極管短時地流動，例如在同步整流器、DC-DC轉換器等情況下，pn體二極管的導通和開關損耗產生不利的影響。作為可能的補救提出了例如帶有其集成pn體二極管和肖特基二極管的MOSFET的并聯電路。

因此從專利文獻US-5111253中已知DMOS與集成肖特基勢壘二極管(SBD)的組合。在肖特基二極管情況下，較高的截止電流的缺點與較低的通向電壓和較低的斷開損耗的優點對立。除了原則上通過金屬半導體結的勢壘造成的截止電流，還出現通過所謂的勢壘降低(BL（Barrier-Lowering）)造成的與截止電壓有關的分量。在US-2005/0199918中提出了TrenchMOS與集成溝槽MOS勢壘肖特基二極管(TMBS)的組合。由此可以在很大程度上抑制不利的BL效應。

圖1示出了帶有集成MOS勢壘肖特基二極管的TrenchMOS布置(TMBS)的簡化的橫截面。在高度n⁺摻雜的硅襯底1上有n摻雜的硅層2?(外延層)，在所述硅層2中引入大量溝(溝槽)?3。在側壁處和在溝的底部處有薄的、大多由二氧化硅組成的介電層4。溝的內部利用導電的材料5、例如利用摻雜的多晶硅填充。在多個溝情況下，在溝之間有p摻雜的層(p阱)6。

在表面處，高度n⁺摻雜的區8(源極)和高度p⁺摻雜的區7(用于連接p阱)被引入到該p摻雜的層中。整個結構的表面用合適的、導電的層9，例如用Ti或硅化鈦覆蓋。在存在與p⁺或者n⁺摻雜的層7和8的接觸的區中，導電的層9起歐姆接觸的作用。在未嵌入在p摻雜的層6中的溝之間的區中，導電的層9起與位于之下的n摻雜的區2的肖特基接觸的作用。在導電的層9上面一般情況下還存在較厚的、導電的金屬層、或者由多個金屬層組成的層系統。起源極接觸的作用的該金屬層10可以是在硅技術中常見的帶有銅和/或硅分量的鋁合金、或其它的金屬系統。在背面上施加有常見的、可焊接的金屬系統11，例如由層序列Cr、NiV和Ag組成。該金屬系統11用作漏極接觸。多晶硅層5彼此間并且與未畫出的柵極接觸以電流方式（galvanisch）相連。

因此，肖特基二極管、也就是金屬層9接觸n摻雜的硅2的區以電的方式與MOSFETS的體二極管、也就是p摻雜的層6和n摻雜的層2并聯。如果施加截止電壓，那么在與肖特基接觸相鄰的溝槽結構之間構成空間電荷區并且從本來的肖特基接觸、也就是結9-2屏蔽電場。通過在肖特基接觸處的較小的場而降低BL效應，也就是阻止隨著截止電壓增加而截止電流上升。由于肖特基二極管的較低的通向電壓，pn體二極管在通流方向上不運行。因此，肖特基二極管9–2作為MOSFET的反向二極管起作用。

因為在肖特基二極管情況下不必清除所存儲的少數載流子電荷，所以在理想情況下僅可以給空間電荷區的容量進行充電。通過清除而出現的pn二極管的反向電流峰值不出現。利用肖特基二極管的集成，MOSFET的開關特性被改進，開關時間和開關損耗是較小的。

在雪崩擊穿中也能夠運行MOSFET對于某些應用是有利的。電壓峰值能夠通過體二極管限制。由于在MOSFET中總是存在的寄生NPN晶體管可能發生NPN結構的不期望的、損壞性的擊穿。因此該運行一般是不允許的。在集成TMBS二極管情況下，這種運行原則上是可能的，但是由于然后出現的到TMBS的MOS結構中的載流子注入而出于質量原因不能被推薦。