[發明專利]帶有集成TJBS二極管的場效應晶體管

無效

• 申請號: 201080034556.2
• 申請日: 2010-06-10
• 公開（公告）號: CN102473725A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 渠寧;A.格爾拉希
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 臧永杰;李家麟

1.半導體器件，其包括至少一個MOS場效應晶體管和二極管，其特征在于，所述二極管是溝槽結勢壘肖特基二極管(TJBS)。

2.根據權利要求1所述的半導體器件，其特征在于，所述MOS場效應晶體管和所述溝槽結勢壘肖特基二極管(TJBS)被設計為單片集成結構。

3.根據權利要求1或2所述的半導體器件，其特征在于，所述MOS場效應晶體管和所述溝槽結勢壘肖特基二極管(TJBS)的擊穿電壓被選擇，使得MOS場效應晶體管能夠在擊穿中運行。

4.根據權利要求3所述的半導體器件，其特征在于，溝槽結勢壘肖特基二極管(TJBS)的擊穿電壓(UZ_TJBS)被選擇成最小的擊穿電壓并且由此小于UZ_肖特基二極管和小于UZ-pn體二極管和小于半導體器件的寄生npn晶體管的擊穿電壓。

5.根據前述權利要求之一所述的半導體器件，其特征在于，在高度n⁺摻雜的硅襯底(1)上施加n摻雜的硅層、例如外延層(2)，在該層中引入大量溝或者溝槽(3)并且溝或者溝槽(3)中的一些在側壁處和/或在底部處配備薄的介電層(4)，其中內部用由導電的材料(5)組成的層填充并且所述層(5)彼此間并且與柵極接觸以電流方式相連。

6.根據權利要求5所述的半導體器件，其特征在于，所述介電層(4)由二氧化硅組成。

7.根據權利要求5或6所述的半導體器件，其特征在于，所述導電的材料(5)是摻雜的多晶硅。

8.根據權利要求5、6或7所述的半導體器件，其特征在于，在溝之間有p摻雜的層(p阱)?(6)，在表面處，作為源極的高度n⁺摻雜的區(8)和用于連接p阱的高度p⁺摻雜的區(7)被引入到所述p摻雜的層(p阱)?(6)中。

9.根據權利要求8所述的半導體器件，其特征在于，在溝之間的一些區處不存在p摻雜的層(p阱)?(6)，而是僅存在n摻雜的外延層(2)，其中，在這些溝中二氧化硅層4通過填充溝的p摻雜的硅或多晶硅(12)代替。

10.根據前述權利要求之一所述的半導體器件，其特征在于，在用p摻雜的硅填充的溝槽或者溝的位置處，外延層(2)與肖特基金屬(9)、尤其是與硅化鈦接觸，其中結(9-2)構成肖特基二極管，由此在截止電壓被施加情況下在與肖特基接觸相鄰的、用p硅填充的溝槽結構之間構成空間電荷區，其在結(9?-?2)處從本來的肖特基接觸屏蔽電場并且因此通過在肖特基接觸處的較小的場降低BL效應并且阻止隨著截止電壓的增加而截止電流上升。

11.根據前述權利要求之一所述的半導體器件，其特征在于，區(I)表示溝槽結勢壘肖特基二極管(TJBS)。

12.根據前述權利要求之一所述的半導體器件，其特征在于，p層(12)的摻雜被選擇，使得在p層(12)和n摻雜的外延層(TJBS)?(2)之間的擊穿電壓(UZ_TJBS)小于肖特基二極管(9-2)的擊穿電壓UZ_SBD。

13.根據權利要求12所述的半導體器件，其特征在于，擊穿電壓也小于pn反向二極管(6-2)的擊穿電壓和由區(8、7、6)和(2)組成的寄生NPN晶體管的擊穿電壓。

14.根據前述權利要求之一所述的半導體器件，其特征在于，在導電的層(9)上面存在較厚的、導電的金屬層或由多個金屬層組成的層系統并且構成源極接觸，并且在背面處存在用作漏極接觸的金屬系統(11)，其中多晶硅層(5)彼此間并且與柵極接觸以電流方式相連用于可靠的電壓限制。

15.根據前述權利要求之一所述的半導體器件，其特征在于，TJBS結構的溝在區(I)中用金屬填充并且溝的側壁和底部包含有平的p摻雜的區域。

16.根據權利要求15所述的半導體器件，其特征在于，在TJBS結構的完全用p區域填充的溝情況下，給p區域的上部摻上p+硅，其中摻上能夠從溝槽壁取消。