[發明專利]電容內置布線基板及配件內置布線基板

有效

• 申請號: 201080034125.6
• 申請日: 2010-08-04
• 公開（公告）號: CN102474992A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 中西直也
• 申請（專利權）人: 日本特殊陶業株式會社
• 主分類號: H05K3/46
• 分類號: H05K3/46;H01L23/12
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 謝麗娜;關兆輝

技術領域

本發明涉及一種在芯材上設置的收容部中收容了電容的電容內置布線基板。

背景技術

一直以來使用下述布線基板：將芯材配置在中央，在其上表面側和下表面側交互層積導體層及絕緣層，形成堆積(build-up)層。在該布線基板上放置半導體元件并構成封裝時，為實現從外部基板提供到半導體元件的電源電壓的穩定化和降低噪聲，優選在封裝上配置電容并連接到電源布線。這種情況下，為縮短電容和半導體元件之間的布線距離，提出了內置電容的布線基板的方案。作為這種電容內置布線基板，例如采用以下構造：在布線基板上設置收容部，將具有陣列狀配置的多個通路導體(via-conductor)的通路陣列型電容收容到收容部的構造(例如參照專利文獻1)。

一般情況下，通路陣列型的電容中，連接到正極用內部電極層的通路導體、及連接到負極用內部電極層的通路導體交互配置。因此，在形成于電容表面及背面的電極層上，需要分別形成與正極及負極對應的二種通路導體所連接的二種電極圖案。這種電容的表面電極層例如以圖15所示的平面構造形成。在圖15中配置：連接到作為負極的接地的多個通路導體Va；以及連接到作為正極的電源電壓的多個通路導體Vb。負極用的電極圖案Pa具有與多個通路導體Va的上端一體連接的固體狀的圖案形狀，與之相對，正極用的電極圖案Pb劃分為各通路導體Vb的上端、及其附近的獨立的多個圖案部分。在圖15的表面電極層的上部設置布線基板中的多層的層積部，層積形成了與表面電極層同樣的導電圖案的導體層。層積部的上部例如放置半導體芯片。各自的通路導體Va、Vb經由貫通上層層積部的通路導體組，電連接到半導體芯片的各焊盤。

專利文獻1：特開2007-318089號公報

專利文獻2：特開2009-147177號公報

發明內容

在上述現有的布線基板中，電源電壓及接地電位借助含有在層積方向上連接多段的通路導體的路徑，提供到半導體芯片。但是在該構造中，可能產生通路導體的裂縫造成的連接不良。例如，即使一個通路導體Va產生連接不良，因形成固體狀的電極圖案Pa，所以不妨礙接地電位的供給。與之相對，在一個通路導體Vb產生連接不良時，妨礙了經由該位置的上部的通路導體的電源電壓的供給，會無法向半導體芯片的特定的焊盤提供電源電壓。或者即使可通過其他路徑提供電源電壓，也無法避免通路導體Vb的連接不良造成的阻抗增加。并且，這種情況下，為了確保接地電位的圖案面積足夠大，不希望與電源電壓連接的電極圖案Pb形成為面積大的固體狀。

本發明用于解決這些問題，其目的在于提供一種電容內置布線基板，即使電容和層積部之間產生與在層積方向貫通的通路導體組的連接不良，也可實現可確保用于提供電位的路徑的構造，避免阻抗增加的同時提高連接可靠性。

為解決上述課題，本發明的電容內置布線基板具有：芯材，作為凹部或貫通孔設置了收容部；電容，電介質層和電極層交互層積，被收容到上述芯材；層積部，在上述芯材的至少上表面側上交互層積形成絕緣層及導體層，其特征在于，具有：第1通路導體組，在層積方向上連接與第1電位電連接的上述電極層及上述導體層；第2通路導體組，在層積方向上連接與第2電位電連接的上述電極層及上述導體層；第1電極圖案，形成于上述電容的表面的表面電極層，與上述第1通路導體組電連接；多個第2電極圖案，形成于上述表面電極層，分別連接到將上述第2通路導體組劃分為多列時的各列；第1導體圖案，形成于上述層積部中接近上述電容地相對配置的接近導體層，與上述第1通路導體組電連接；以及多個第2導體圖案，形成于上述接近導體層，分別連接到將上述第2通路導體組劃分為多列時的各列，上述第2電極圖案是連接在第1方向排列配置的規定個數的電容側通路導體的圖案形狀，上述第2導體圖案是連接在和上述第1方向交叉的第2方向排列配置的規定個數的層積部側通路導體的圖案形狀。