[發明專利]電平移位器和高電壓邏輯電路

有效

• 申請號: 201080032880.0
• 申請日: 2010-07-22
• 公開（公告）號: CN102474242A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 馬爾科·卡西亞
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03K3/356
• 分類號: H03K3/356;H03K19/0185
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

依據35?U.S.C.§119的優先權主張

本專利申請案主張2009年7月22日申請的題為“電平移位器控制方法(LEVEL-SHIFTER?CONTROL?METHODOLOGY)”的第61/227,730號美國臨時申請案的優先權，所述申請案已讓與給其受讓人，且以引用的方式明確地并入本文中。

技術領域

本發明一般來說涉及電子裝置，且更具體來說涉及電平移位器和邏輯電路。

背景技術

電平移位器為接收具有第一電壓范圍的數字輸入信號并提供具有不同于第一電壓范圍的第二電壓范圍的數字輸出信號的電路。邏輯電路為接收一個或一個以上數字輸入信號，對所述數字輸入信號執行特定邏輯功能并提供一個或一個以上數字輸出信號的電路。數字信號在任一給定時刻具有多個(通常，兩個)可能邏輯值中的一者。舉例來說，數字信號可具有針對邏輯高電平的高電壓電平或針對邏輯低電平的低電壓電平(例如，零伏特(0V))。

電平移位器或邏輯電路可通過金屬氧化物半導體(MOS)晶體管來實施以獲得小的大小和低功率耗散。MOS晶體管可能無法處置全電壓范圍，所述全電壓范圍可涵蓋第一電壓范圍與第二電壓范圍兩者。舉例來說，全電壓范圍可超過MOS晶體管的擊穿電壓?？赡苄枰ㄟ^具有小于全電壓范圍的擊穿電壓的MOS晶體管來實施電平移位器和邏輯電路。

發明內容

附圖說明

圖1A和1B展示電平移位器的兩個示范性設計。

圖2展示通過以全電壓范圍操作的MOS晶體管實施的電平移位器。

圖3和4展示通過以減小的電壓范圍操作的MOS晶體管實施的電平移位器的示范性設計。

圖5展示用于正電壓范圍的電平移位器的示范性設計。

圖6展示高電壓邏輯電路的示范性設計。

圖7展示無線通信裝置的示范性設計。

圖8展示用于執行電平移位的過程的示范性設計。

圖9展示用于產生信號的過程的示范性設計。

具體實施方式

詞語“示范性”在本文中用以意謂“充當實例、例子或說明”。本文中被描述為“示范性”的任一設計未必被解釋為比其它設計優選或有利。

本文中描述通過具有某擊穿電壓的MOS晶體管實施的電平移位器和高電壓邏輯電路，所述擊穿電壓可能小于數字輸入和輸出信號的全電壓范圍。電平移位器和高電壓邏輯電路可用于各種應用，例如，用于數字電路與模擬電路之間的接口電路、用于接通或切斷開關的控制電路等等。

圖1A展示電平移位器100的示范性設計的框圖。在此示范性設計中，電平移位器100包含耦合到鎖存器140的驅動器電路110。驅動器電路110接收包括具有第一電壓范圍的Vinp和Vinn信號的差動數字輸入信號。驅動器電路110提供包括具有第二電壓范圍的Vdrp和Vdrn信號的差動數字驅動信號，所述第二電壓范圍不同于所述第一電壓范圍。鎖存器140接收所述差動驅動信號，并提供包括具有所述第二電壓范圍的Voutp和Voutn信號的差動數字輸出信號。驅動器電路110和鎖存器140可如下文描述般實施。

圖1B展示電平移位器102的示范性設計的框圖。在此示范性設計中，電平移位器102包含全部串聯耦合的控制信號產生器120、鎖存器驅動器130和鎖存器140。控制信號產生器120和鎖存器驅動器130為圖1A中的驅動器電路110的部分。

控制信號產生器120接收包括具有第一電壓范圍的Vinp和Vinn信號的差動數字輸入信號?？刂菩盘柈a生器120提供包括具有全電壓范圍的Vctrlp和Vctrln信號的差動數字控制信號。鎖存器驅動器130接收所述差動控制信號，且提供包括具有第二電壓范圍的Vdrp和Vdrn信號的差動數字驅動信號。鎖存器140接收所述差動驅動信號，并提供包括具有第二電壓范圍的Voutp和Voutn信號的差動數字輸出信號。控制信號產生器120和鎖存器驅動器130可如下文所描述般實施。