[發明專利]晶體管系存儲器單元及相關的操作方法

有效

• 申請號: 201080026627.4
• 申請日: 2010-07-22
• 公開（公告）號: CN102473451A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 趙顯真
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;H01L21/8244;H01L27/11
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本說明書中所揭示的標的發明實施例大體上是關于存儲器單元、存儲器裝置、和相關的操作方法。詳言之，本標的發明的實施例是關于無負載靜態隨機存取存儲器(SRAM)單元。

背景技術

因為結合了速度、低電源、和不需要更新(refresh)的優點，SRAM被使用于半導體和計算機工業。因為SRAM單元的晶體管能夠較電容器的充電和放電更快速切換，因此相較于動態隨機存取存儲器(DRAM)單元能夠更快速寫入和讀出信息。典型的SRAM單元包含二個或更多個交叉耦接(cross-coupled)的驅動晶體管和存取晶體管，該存取晶體管控制經由字線對該驅動晶體管的存取。一些SRAM單元使用二個存取晶體管和四個驅動晶體管，而這些SRAM單元已知為6T單元。其它的SRAM單元使用二個存取晶體管和二個驅動晶體管，而這些SRAM單元已知為4T單元。4T?SRAM單元已獲得青睞，因為他們較6T?SRAM單元需要較少的實體空間(每單位存儲器)。

發明內容

于本文中提供存儲器的實施例。存儲器單元包含第一晶體管，該第一晶體管具有：對應于該存儲器單元的字線的第一柵極端；第一源極/漏極端，對應于該存儲器單元的第一位線；以及第一漏極/源極端，對應于該存儲器單元的第一儲存節點。該存儲器單元亦包含第二晶體管，具有：對應于該存儲器單元的字線的第二柵極端；第二源極/漏極端，對應于該存儲器單元的第二位線；以及第二漏極/源極端，對應于該存儲器單元的第二儲存節點。該存儲器單元亦包含第三晶體管和第四晶體管。該晶體管具有耦接至該第二儲存節點的第三柵極端、耦接至該第一儲存節點的第三漏極端、對應于參考電壓的第三源極端、和直接連接至該第三柵極端的第三主體端。該第四晶體管具有耦接至該第一儲存節點的第四柵極端、耦接至該第二儲存節點的第四漏極端、對應于參考電壓的第四源極端、和直接連接至該第四柵極端的第四主體端。

本發明亦提供一種操作存儲器裝置的方法。該方法提供一種存儲器單元，該存儲器單元具有第一PMOS存取晶體管、第二PMOS存取晶體管、第一NMOS驅動晶體管、和第二NMOS驅動晶體管。該第一PMOS存取晶體管具有耦接至該存儲器裝置的字線的第一柵極端、耦接至該存儲器裝置的第一位線的第一源極/漏極端、以及對應于該存儲器單元的第一儲存節點的第一漏極/源極端。該第二PMOS存取晶體管具有耦接至該字線的第二柵極端、耦接至該存儲器裝置的第二位線的第二源極/漏極端、以及對應于該存儲器單元的第二儲存節點的第二漏極/源極端。該第三NMOS驅動晶體管具有耦接至該第二漏極/源極端的第三柵極端、耦接至該第一漏極/源極端的第三漏極端、耦接至參考電壓的第三源極端、以及直接連接至該第三柵極端的第三主體端。該第四NMOS驅動晶體管具有耦接至該第一漏極/源極端的第四柵極端、耦接至該第二漏極/源極端的第四漏極端、耦接至參考電壓的第四源極端、以及直接連接至該第四柵極端的第四主體端。該方法繼續進入存儲器單元的待機狀態。通過在該字線確立引發漏電電壓、于該第一位線確立第一待機電壓、和于該第二位線確立第二待機電壓，而達成此待機狀態。該第一待機電壓高于該引發漏電電壓，該第二待機電壓高于該引發漏電電壓。

本發明亦提供一種操作無負載4T存儲器單元于待機狀態的方法。該存儲器單元包含二個PMOS存取晶體管和二個交叉耦接的NMOS驅動晶體管，各NMOS驅動晶體管的柵極端直接連接至其主體端，以及各NMOS驅動晶體管的源極端耦接至接地。該方法包含：于存儲器單元的該字線確立引發漏電電壓，該字線耦接至該PMOS存取晶體管的該柵極端，其中該引發漏電電壓導致該PMOS存取晶體管產生漏電流；于該存儲器單元的第一位線確立第一待機電壓，該第一位線耦接至該二個PMOS存取晶體管的其中一個的第一源極/漏極端，該第一待機電壓高于該引發漏電電壓；以及于該存儲器單元的第二位線確立第二待機電壓，該第二位線耦接至該二個PMOS存取晶體管的另一個的第二源極/漏極端，該第二待機電壓高于該引發漏電電壓。

提供此概述以引介于簡化形式的選擇的概念，該概念進一步說明于下列詳細說明中。此概述并不欲確認申請專利標的內容的關鍵特征或者本質特征，亦不欲用來作為支持判定申請專利標的內容的范圍。

附圖說明

通過參照詳細說明和權利要求并考慮結合下列圖式而獲得標的內容的更完全了解，其中遍及各圖中相似的組件符號參照相似的組件。

圖1為SRAM存儲器系統的范例實施例的示意圖；

圖2為無負載4T?SRAM單元的范例實施例的示意圖；

圖3為描繪圖2的無負載4T?SRAM單元的讀取/寫入狀態的示意圖；