[發(fā)明專利]成膜方法、前處理裝置和處理系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201080026564.2
• 申請日: 2010-06-16
• 公開（公告）號: CN102460653A
• 公開（公告）日: 2012-05-16
• 發(fā)明（設(shè)計）人: 松本賢治;伊藤仁;三好秀典;保坂重敏;佐藤浩;根石浩司;小池淳一
• 申請（專利權(quán)）人: 東京毅力科創(chuàng)株式會社;國立大學(xué)法人東北大學(xué)
• 主分類號: H01L21/28
• 分類號: H01L21/28;C23C16/02;C23C16/20;H01L21/285;H01L21/3205;H01L23/52
• 代理公司: 北京尚誠知識產(chǎn)權(quán)代理有限公司 11322
• 代理人: 龍淳

技術(shù)領(lǐng)域

本發(fā)明涉及在形成于半導(dǎo)體晶片等的被處理體的表面的具有凹部的由low-k膜構(gòu)成的絕緣膜內(nèi)形成含有Mn的薄膜。

背景技術(shù)

通常，制造半導(dǎo)體設(shè)備時，對半導(dǎo)體晶片反復(fù)進(jìn)行成膜處理、圖案蝕刻處理等的各種處理，制造所期望的設(shè)備，但是由于對半導(dǎo)體設(shè)備的進(jìn)一步高集成化和高細(xì)微化的要求，線寬和孔徑日益微細(xì)化。作為配線材料和埋入溝槽、孔穴等的凹部內(nèi)的材料，由于需要通過各種尺寸的細(xì)微化而進(jìn)一步減小電阻，因此傾向使用電阻抗非常小并且便宜的銅(參照日本特開2004-107747號公報)。作為該配線材料和埋入材料使用銅時，考慮到銅向其下層的擴(kuò)散阻擋性能等，通常使用鉭金屬(Ta)或鉭氮化膜(TaN)等作為阻擋層。

為了用銅埋入上述凹部內(nèi)，首先，在等離子體濺射裝置內(nèi)，在包括該凹部內(nèi)的壁面整體的晶片表面整面形成由銅膜構(gòu)成的薄的晶種膜，接著，對晶片表面整體實(shí)施銅鍍處理，由此，完全埋入凹部內(nèi)。其后，通過CMP(Chemical?Mechanical?Polishing，化學(xué)機(jī)械拋光)處理等進(jìn)行研磨處理而除去晶片表面的多余的銅薄膜。

關(guān)于這點(diǎn)，參照圖13進(jìn)行說明。圖13是表示半導(dǎo)體晶片的凹部的現(xiàn)有的埋入工序的圖。在該半導(dǎo)體晶片W形成的例如由SiO2膜構(gòu)成的層間絕緣膜等的絕緣層1的表面，通過單鑲嵌結(jié)構(gòu)(Single?Damascene結(jié)構(gòu))、雙鑲嵌結(jié)構(gòu)(Dual?Damascene結(jié)構(gòu))、三維空間安裝結(jié)構(gòu)等，形成與通孔、透孔、槽(trench)等對應(yīng)的凹部2，在該凹部2的底部，例如由銅構(gòu)成的下層的配線層3以露出的狀態(tài)形成。

具體而言，該凹部2由形成為細(xì)長的截面凹狀的槽(trench)2A和在該槽2A的底部的一部分形成的孔2B構(gòu)成，該孔2B為通孔或透孔。在該孔2B的底部，上述配線層3露出，進(jìn)行與下層的配線層、晶體管等的元件的電連接。此外，關(guān)于下層配線層、晶體管等的元件省略圖示。上述凹部2隨著設(shè)計規(guī)則的微細(xì)化，其寬度或內(nèi)徑例如為120nm左右的非常小的程度，縱橫比例如為2～4左右。此外，關(guān)于防擴(kuò)散膜和蝕刻停止膜等省略圖示，僅簡單記載形狀。

在該半導(dǎo)體晶片W的表面，包括上述凹部2內(nèi)的內(nèi)面，通過等離子體濺射裝置預(yù)先形成略均一的例如由TaN膜和Ta膜的疊層結(jié)構(gòu)形成的阻擋層4(參照圖13(A))。接著，通過等離子體濺射裝置，橫跨包括上述凹部2內(nèi)的表面的晶片表面整體，形成薄的由銅膜構(gòu)成的晶種膜6作為金屬膜(參照圖13(B))。對上述晶片表面實(shí)施銅鍍處理，由此，以例如銅膜構(gòu)成的金屬膜8埋入上述凹部2內(nèi)(參照圖13(C))。其后，使用上述CMP處理等進(jìn)行研磨處理，除去上述晶片表面的多余的金屬膜8、晶種膜6和阻擋層4。

以進(jìn)一步提高上述阻擋層的可靠性為目標(biāo)進(jìn)行了各種開發(fā)，其中，代替上述Ta膜或TaN膜，使用Mn膜或CuMn合金膜的自動形成阻擋層備受矚目(參照日本特開2005-277390號公報)。該Mn膜、CuMn合金膜通過濺射形成，并且該Mn膜、CuMn合金膜自身為晶種膜，因此，在該上方能夠直接形成Cu鍍層，在鍍膜后實(shí)施退火，自動調(diào)整與作為下層絕緣膜的SiO₂層反應(yīng)，在該SiO₂層和Mn膜、CuMn合金膜的邊界部分形成MnSixOy(x、y：任意的正數(shù))膜，或者M(jìn)n與SiO₂層的氧反應(yīng)而生成的錳氧化物MnOx(x：任意的正數(shù))膜這樣的阻擋膜，因此，具有能夠減少制造工序數(shù)這樣的優(yōu)點(diǎn)。此外，錳氧化物根據(jù)Mn的價數(shù)，存在MnO、Mn₃O₄、Mn₂O₃、MnO₂等種類，但是在本說明書中，將這些統(tǒng)稱記作MnOx。另外，也研究了利用CVD法進(jìn)行的MnSixOy膜或者M(jìn)nOx膜的成膜，CVD法與濺射法相比，對微細(xì)的線寬和孔徑能夠以良好的高差覆蓋性進(jìn)行膜的堆積(參照日本特開2008-013848號公報)。

但是，最近，由于半導(dǎo)體裝置的進(jìn)一步高速動作的要求，尋求進(jìn)一步降低層間絕緣膜的相對介電常數(shù)，根據(jù)這樣的要求，作為層間絕緣膜的材料，從由TEOS形成的硅氧化膜，研究了使用例如由含有甲基等的有機(jī)基的SiOC、SiCOH等構(gòu)成的Low-k膜作為相對介電常數(shù)低的材料。這里，使用上述TEOS形成的硅氧化膜的相對介電常數(shù)為4.1左右，SiOC的相對介電常數(shù)為3.0左右。但是，作為層間絕緣膜使用Low-k膜時，存在以下問題：即使通過CVD法在包括該凹部內(nèi)的露出面的相對介電常數(shù)低的層間絕緣膜的表面實(shí)施含Mn膜的成膜處理，幾乎不會堆積MnOx膜，無法形成阻擋層。