[發明專利]Cu配線的形成方法無效
| 申請號: | 201080018603.4 | 申請日: | 2010-08-27 |
| 公開(公告)號: | CN102414804A | 公開(公告)日: | 2012-04-11 |
| 發明(設計)人: | 五味淳;水澤寧;波多野達夫;橫山敦;石坂忠大;安室千晃;加藤多佳良 | 申請(專利權)人: | 東京毅力科創株式會社 |
| 主分類號: | H01L21/3205 | 分類號: | H01L21/3205;H01L23/52 |
| 代理公司: | 北京尚誠知識產權代理有限公司 11322 | 代理人: | 龍淳 |
| 地址: | 日本國*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | cu 形成 方法 | ||
1.一種Cu配線的形成方法,其實施伴隨500℃以上的溫度的處理的后續工序,所述Cu配線的形成方法的特征在于,包括:
在表面具有溝槽和/或孔的基板上的至少所述溝槽和/或孔的底面和側面形成密接膜,其中,該密接膜包括具有與Cu的晶格面間距的差為10%以內的晶格面間距的金屬;
在所述密接膜上以填埋所述溝槽和/或孔的方式形成Cu膜;
在所述Cu膜形成后的基板進行350℃以上的退火處理;
研磨所述Cu膜,僅殘留所述Cu膜的對應于所述溝槽和/或孔的部分;和
在研磨后的Cu膜形成蓋而成為Cu配線。
2.如權利要求1所述的Cu配線的形成方法,其特征在于:
構成所述密接膜的金屬具有與Cu的晶格面間距的差為5%以內的晶格面間距。
3.如權利要求2所述的Cu配線的形成方法,其特征在于:
所述密接膜是Ru膜,通過CVD形成。
4.如權利要求1所述的Cu配線的形成方法,其特征在于:
形成所述Cu膜時,在形成Cu晶種后鍍Cu。
5.如權利要求1所述的Cu配線的形成方法,其特征在于:
在形成所述蓋時,在Cu膜上形成包括具有與Cu的晶格面間距的差為10%以內的晶格面間距的金屬的密接膜,在其上形成由絕緣材料構成的蓋膜。
6.如權利要求1所述的Cu配線的形成方法,其特征在于:
在所述基板上的至少所述溝槽和/或孔的底面和側面形成密接膜之前,還形成障壁膜。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東京毅力科創株式會社,未經東京毅力科創株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201080018603.4/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





