[發(fā)明專利]芯片上慢波結(jié)構(gòu)、制造方法以及設(shè)計(jì)結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201080016593.0
• 申請(qǐng)日: 2010-03-18
• 公開（公告）號(hào): CN102396103A
• 公開（公告）日: 2012-03-28
• 發(fā)明（設(shè)計(jì)）人: 王國安;W·伍茲
• 申請(qǐng)（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號(hào): H01P9/00
• 分類號(hào): H01P9/00
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 于靜;楊曉光

技術(shù)領(lǐng)域

本發(fā)明涉及多導(dǎo)體慢波配置電路路徑，且更具體而言，涉及使用具有接地電容結(jié)構(gòu)的多個(gè)平行信號(hào)路徑的芯片上慢波結(jié)構(gòu)以及其制造方法和設(shè)計(jì)結(jié)構(gòu)。

背景技術(shù)

針對(duì)毫米波范圍的通信和雷達(dá)應(yīng)用的無源電路的實(shí)施，最近再度引起興趣。例如，已理解無源部件在無線電頻率(RF)和較高的操作頻率，會(huì)限制電路的速度及頻率范圍。因此，在波長(zhǎng)短于10毫米(mm)的頻率(即，毫米波或在硅芯片上高于12GHz的信號(hào))處，在互連上的信號(hào)延遲可能在集成電路的設(shè)計(jì)上被納入考慮。然而，當(dāng)頻率朝向該毫米波段較低的末端下降且進(jìn)入微波波段時(shí)，無源電路設(shè)計(jì)涉及尺寸的挑戰(zhàn)隨之增加。克服此類問題的一種方法為將慢波結(jié)構(gòu)并入該器件中。

慢波結(jié)構(gòu)用于信號(hào)延遲路徑，其用于相列雷達(dá)系統(tǒng)、模擬匹配元件、無線通信系統(tǒng)及毫米波無源器件。基本上，此類結(jié)構(gòu)每單位長(zhǎng)度可呈現(xiàn)高電容及電感，具有低電阻。這可有益于需求高質(zhì)量窄帶微波帶通濾波器及其它芯片上無源元件的應(yīng)用。

在習(xí)知慢波結(jié)構(gòu)中，單一頂導(dǎo)體被設(shè)置在絕緣體(典型地，二氧化硅)上，且附著到金屬地平面。更具體而言，在習(xí)知慢波結(jié)構(gòu)中，在厚金屬層上的單一路徑被用于慢波配置中，在該配置中，接地的或浮動(dòng)的正交金屬交叉線提供增加的電容，而不顯著影響電感。在該頂層級(jí)處，由于縮放問題，該導(dǎo)體信號(hào)路徑變得非常大，例如18微米寬及4微米以上厚。此外，在習(xí)知的應(yīng)用中，該導(dǎo)體信號(hào)路徑在該地平面上方垂直分離12微米以上。雖然該傳輸線是簡(jiǎn)單的，但并未最大化每單位長(zhǎng)度電容，也未減小其尺寸。

據(jù)此，本技術(shù)領(lǐng)域需要克服以上所說明的缺陷和限制。

發(fā)明內(nèi)容

在本發(fā)明的方面中，一種慢波結(jié)構(gòu)包括多個(gè)導(dǎo)體信號(hào)路徑，其被設(shè)置為基本上平行布置。所述結(jié)構(gòu)還包括第一接地電容線或線組(first?grounded?capacitance?line?or?lines)，其位于所述多個(gè)導(dǎo)體信號(hào)路徑下方，且被設(shè)置為基本上正交于所述多個(gè)導(dǎo)體信號(hào)路徑。第二接地電容線或線組位于所述多個(gè)導(dǎo)體信號(hào)路徑上方，且被設(shè)置為基本上正交于所述多個(gè)導(dǎo)體信號(hào)路徑。接地平面將所述第一和第二接地電容線或線組接地。

在本發(fā)明另一方面中，一種慢波結(jié)構(gòu)包含接地板和第一接地電容線，其具有被設(shè)置為基本上平行布置的段(segment)。所述第一接地電容線被接地到所述接地板。第二接地電容線具有被設(shè)置為基本上平行布置的段，且被接地到所述接地板。多個(gè)導(dǎo)體信號(hào)路徑被設(shè)置在所述第一接地電容線與所述第二接地電容線之間。所述多個(gè)導(dǎo)體信號(hào)路徑被設(shè)置為平行布置，且正交于所述第一接地電容線和所述第二接地電容線。多個(gè)電容屏蔽(capacitance?shield)被設(shè)置在所述多個(gè)導(dǎo)體信號(hào)路徑中的每一個(gè)之間，且在對(duì)應(yīng)位置處被連接至所述第一接地電容線和所述第二接地電容線。

在本發(fā)明另一方面中，一種制造慢波結(jié)構(gòu)的方法包括：在接地平面上方的絕緣體材料中，形成下接地電容線；在所述絕緣體材料中且在所述下接地電容線上方，形成基本上平行布置的多個(gè)導(dǎo)體信號(hào)路徑，所述多個(gè)導(dǎo)體信號(hào)路徑被形成為基本上正交于所述上接地電容線；以及在所述多個(gè)導(dǎo)體信號(hào)路徑上方的所述絕緣體材料中，形成上接地電容線，所述上接地電容線被形成為基本上正交于所述多個(gè)導(dǎo)體信號(hào)路徑。

在本發(fā)明的另一方面中，提供了一種用于設(shè)計(jì)、制造或測(cè)試集成電路的體現(xiàn)在機(jī)器可讀的介質(zhì)中的設(shè)計(jì)結(jié)構(gòu)。所述設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的所述結(jié)構(gòu)和/或方法。

附圖說明

通過本發(fā)明示例性實(shí)施例的非限制性范例，參照所提及的多個(gè)附圖，在詳細(xì)描述中說明本發(fā)明。

圖1a示出根據(jù)本發(fā)明方面的單層多導(dǎo)體信號(hào)路徑；

圖1b示出根據(jù)本發(fā)明方面的單一信號(hào)導(dǎo)體；

圖2示出根據(jù)本發(fā)明方面的單層多導(dǎo)體信號(hào)路徑的底面；

圖3示出根據(jù)本發(fā)明方面的單層多導(dǎo)體信號(hào)路徑的部分結(jié)構(gòu)；

圖4示出根據(jù)本發(fā)明方面的圖2該單層多導(dǎo)體信號(hào)路徑的放大視圖；

圖5示出根據(jù)本發(fā)明方面的多層多導(dǎo)體信號(hào)路徑；

圖6示出比較常規(guī)結(jié)構(gòu)與根據(jù)本發(fā)明方面的單一多導(dǎo)體信號(hào)路徑相的電容圖；

圖7示出比較根據(jù)本發(fā)明方面的單層與多層多導(dǎo)體信號(hào)路徑的電容圖；

圖8示出比較根據(jù)本發(fā)明方面的單層與多層多導(dǎo)體信號(hào)路徑的電感圖；以及

圖9為使用在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中的設(shè)計(jì)制程的流程圖。

具體實(shí)施方式