[發明專利]芯片上慢波結構、制造方法以及設計結構

有效

• 申請號: 201080016593.0
• 申請日: 2010-03-18
• 公開（公告）號: CN102396103A
• 公開（公告）日: 2012-03-28
• 發明（設計）人: 王國安;W·伍茲
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01P9/00
• 分類號: H01P9/00
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 于靜;楊曉光

1.一種慢波結構，包括：

多個導體信號路徑，其被設置為基本上平行布置；

第一接地電容線或線組，其位于所述多個導體信號路徑下方，且被設置為基本上正交于所述多個導體信號路徑；

第二接地電容線或線組，其位于所述多個導體信號路徑上方，且被設置為基本上正交于所述多個導體信號路徑；以及

接地平面，將所述第一和第二接地電容線或線組接地。

2.根據權利要求1的慢波結構，其中所述第一和第二接地電容線或線組均為以蛇形形狀設置的單一線。

3.根據權利要求1的慢波結構，還包括多個電容屏蔽，每個電容屏蔽被設置在所述多個導體信號路徑的每一個之間，且在多個位置處被分別連接至所述第一和第二接地電容線或線組中的每一個。

4.根據權利要求3的慢波結構，其中所述電容屏蔽具有范圍從約0.05微米至約4微米的厚度，并具有范圍從約0.05微米至約10微米的寬度。

5.根據權利要求3的慢波結構，其中在所述電容屏蔽與所述多個導體信號路徑之間的間隔為約0.05微米至約4微米。

6.根據權利要求1的慢波結構，其中在所述多個導體信號路徑與所述第一和第二接地電容線或線組中的每一個之間的間隔為約0.4微米。

7.根據權利要求1的慢波結構，其中所述多個導體信號路徑被設置在下金屬層層級上。

8.根據權利要求1的慢波結構，其中所述多個導體信號路徑具有范圍從約0.05微米至約4微米的厚度。

9.根據權利要求1的慢波結構，其中所述多個導體信號路徑具有范圍從約0.1微米至約4微米的厚度。

10.根據權利要求1的慢波結構，還包括被設置為基本上平行布置的第二多個導體信號路徑，所述第二多個導體信號路徑被設置在所述第二接地電容線或線組的上方和第三接地電容線或線組的下方，所述第二和第三接地電容線或線組被設置為基本上正交于所述多個導體信號路徑。

11.根據權利要求1的慢波結構，其中所述第一接地電容線或線組和所述第二接地電容線或線組被設置為基本上平行布置。

12.根據權利要求1的慢波結構，其中所述多個導體信號路徑、所述第一接地電容線或線組以及所述第二接地電容線或線組被嵌入在絕緣體材料中。

13.一種慢波結構，包括：

接地板；

第一接地電容線，其具有被設置為基本上平行布置的段，所述第一接地電容線被接地到所述接地板；

第二接地電容線，其具有被設置為基本上平行布置的段，所述第二接地電容線被接地到所述接地板；

多個導體信號路徑，其被設置在所述第一接地電容線與所述第二接地電容線之間，所述多個導體信號路徑被設置為平行布置且正交于所述第一接地電容線和所述第二接地電容線；以及

多個電容屏蔽，其被設置在所述多個導體信號路徑中的每一個之間，且在對應位置處被連接至所述第一接地電容線和所述第二接地電容線。

14.根據權利要求13的慢波結構，其中在所述電容屏蔽與所述多個導體信號路徑之間的間隔為約0.05微米至約4微米。

15.根據權利要求14的慢波結構，其中在所述多個導體信號路徑與所述第一和第二接地電容線中的每一個之間的間隔為約0.4微米。

16.根據權利要求13的慢波結構，還包括被設置為基本上平行布置的第二多個導體信號路徑，所述第二多個導體信號路徑在所述第二接地電容線的上方且在第三接地電容線的下方，所述第二和第三接地電容線被設置為基本上正交于所述多個導體信號路徑。

17.根據權利要求13的慢波結構，其中所述第一接地電容線和所述第二接地電容線被設置為基本上平行布置。

18.根據權利要求1的慢波結構，其中所述多個導體信號路徑、所述第一接地電容線或線組和所述第二接地電容線或線組被嵌入在絕緣體材料中。