[發明專利]用于片內終結的終結電路

無效

• 申請號: 201080016363.4
• 申請日: 2010-01-11
• 公開（公告）號: CN102396156A
• 公開（公告）日: 2012-03-28
• 發明（設計）人: P·B·吉靈厄姆
• 申請（專利權）人: 莫塞德技術公司
• 主分類號: H03H11/46
• 分類號: H03H11/46;G11C5/06;H01L23/50
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

相關申請的交叉引用

根據美國專利法35USC§119(e)，本申請要求2009年2月12日提交的、發明人為Peter?B.Gillingham、序列號為61/151886的美國臨時專利申請的利益，該申請通過引用被包含于此。

背景技術

當信號沿阻抗不連續(或“不匹配”)的路徑傳播時，該信號被部分地反射。所反射的信號干擾原始信號并且這可能導致丟失信號完整性以及接收器檢測到不正確的信號電平。為了減輕信號反射的發生，在不連續的點放置具有等效阻抗的電路是有益的。這稱為“終結”。例如，可在計算機主板上放置電阻器來終止高速總線。

盡管終結電阻器減少了在信號路徑的端點的反射，但它們不能防止從沿該路徑在不同點連接到其他半導體芯片的接頭線產生的反射。例如當沿存儲器總線連接了多個存儲器模塊時可出現這種情形。從存儲器控制器沿存儲器總線傳播的信號遇到在每個通向特定存儲器模塊的接頭線處的阻抗不連續。沿通向特定存儲器模塊的接頭線傳播的信號將被反射回存儲器總線上，由此給該信號引入了不想要的噪聲。

因此，給每個半導體芯片提供其自身的終結電路是很有用的。在包括總線發射器和/或接收器的同一半導體芯片上提供該終結電路被稱為片內終結(ODT)。片內終結能減少主板上復雜布線和電阻器元件的數量。因此，除了增強信號完整性(其允許組件運行在較高的頻率)，片內終結使系統設計更簡單和性價比更高。

然而，傳統的片內終結技術往往是比較耗電的和/或不靈活的。

發明內容

根據第一個方面，本發明旨在在具有連接到內部區的端子的半導體裝置中提供用于為該半導體裝置的端子提供片內終結的終結電路。該終結電路包括連接在所述端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；和控制電路，所述控制電路用于以相應的NMOS柵極電壓驅動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應的PMOS柵極電壓驅動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和PMOS柵極電壓以便在啟用片內終結時將所述多個晶體管置于歐姆操作區。所述電源供應電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。

根據第二方面，本發明試圖提供帶有片內終結的半導體裝置，該半導體裝置包括內部區；電源；連接到該內部區的端子；連接在所述端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；和控制電路，所述控制電路用于以相應的NMOS柵極電壓驅動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應的PMOS柵極電壓驅動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和PMOS柵極電壓以便在啟用片內終結時將所述多個晶體管置于歐姆操作區。所述電源供應電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。

根據第三個方面，本發明旨在提供帶有片內終結的半導體裝置，該半導體裝置包括內部區；用于連接到片外電源的電源端子；連接到該內部區的數據端子；連接在所述數據端子和電源端子之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；和控制電路，所述控制電路用于以相應的NMOS柵極電壓驅動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應的PMOS柵極電壓驅動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制所述NMOS柵極電壓和PMOS柵極電壓以便在啟用片內終結時將所述多個晶體管置于歐姆操作區。所述電源供應電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。

根據第四個方面，本發明試圖在半導體裝置中提供用于為連接到該半導體裝置的內部區的該半導體裝置的端子提供片內終結的終結電路，其中所述終結電路包括連接在端子和電源之間的MOS晶體管；和控制電路，其用于以柵極電壓驅動所述MOS晶體管的柵極，所述控制電路被配置為控制所述柵極電壓以便在啟用片內終結時將所述MOS晶體管置于歐姆操作區，所述柵極電壓可控制在電壓范圍內以便使所述MOS晶體管在處于歐姆操作區時產生在對應于所述電壓范圍的電阻范圍內的期望的電阻。