[發(fā)明專利]用于片內(nèi)終結(jié)的終結(jié)電路

無效

• 申請?zhí)枺?/td>: 201080016363.4
• 申請日: 2010-01-11
• 公開（公告）號: CN102396156A
• 公開（公告）日: 2012-03-28
• 發(fā)明（設(shè)計）人: P·B·吉靈厄姆
• 申請（專利權(quán)）人: 莫塞德技術(shù)公司
• 主分類號: H03H11/46
• 分類號: H03H11/46;G11C5/06;H01L23/50
• 代理公司: 北京泛華偉業(yè)知識產(chǎn)權(quán)代理有限公司 11280
• 代理人: 王勇

1.在具有連接到內(nèi)部區(qū)的端子的半導體裝置中，一種用于為所述半導體裝置的端子提供片內(nèi)終結(jié)的終結(jié)電路，所述終結(jié)電路包括：

-連接在所述端子和電源之間的多個晶體管，所述多個晶體管包括至少一個NMOS晶體管和至少一個PMOS晶體管；

-控制電路，其用于以相應的NMOS柵極電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極以及用于以相應的PMOS柵極電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極，所述控制電路被配置為控制NMOS柵極電壓和PMOS柵極電壓以便在啟用片內(nèi)終結(jié)時將所述多個晶體管置于歐姆操作區(qū)；

-其中所述電源供應電壓，所述電壓小于每一個所述的NMOS柵極電壓而大于每個所述的PMOS柵極電壓。

2.如權(quán)利要求1所述的終結(jié)電路，其中為了將所述多個晶體管置于歐姆操作區(qū)，由第一電壓驅(qū)動所述至少一個NMOS晶體管的每一個晶體管的柵極并且由第二電壓驅(qū)動所述至少一個PMOS晶體管的每一個晶體管的柵極。

3.如權(quán)利要求2所述的終結(jié)電路，其中第一電壓大約為1.8V，以及第二電壓大約為0V。

4.如權(quán)利要求2所述的終結(jié)電路，其中由所述電源供應的電壓大體上介于第一電壓和第二電壓的中間。

5.如權(quán)利要求4所述的終結(jié)電路，其中由所述電源供應的電壓介于第一電壓和第二電壓的中間。

6.如權(quán)利要求1所述的終結(jié)電路，其中所述至少一個NMOS晶體管包括至少兩個NMOS晶體管，所述至少兩個NMOS晶體管通過將相應的NMOS柵極電壓設(shè)置為不同電平而被置于歐姆操作區(qū)。

7.如權(quán)利要求6所述的終結(jié)電路，其中所述至少一個PMOS晶體管包括至少兩個PMOS晶體管，所述至少兩個PMOS晶體管通過將相應的PMOS柵極電壓設(shè)置為不同電平而被置于歐姆操作區(qū)。

8.如權(quán)利要求1所述的終結(jié)電路，其中在第一半導體芯片上實現(xiàn)所述終結(jié)電路，以及其中在不同于第一半導體芯片的第二半導體芯片上實現(xiàn)所述電源。

9.如權(quán)利要求1所述的終結(jié)電路，其中在同一半導體芯片上實現(xiàn)所述終結(jié)電路和所述電源。

10.如權(quán)利要求1所述的終結(jié)電路，還包括所述電源，所述電源包括偏置級、輸出級和電容器，所述輸出級包括互補的MOS晶體管對，其中從互補的MOS晶體管對之間的接點獲得由所述電源供應的電壓，所述電容器被電連接在所述接點和參考電位之間。

11.如權(quán)利要求1所述的終結(jié)電路，還包括所述電源，所述電源包括(i)偏置鏈；(ii)單位增益配置的運算放大器，其具有連接到所述偏置鏈的輸入端并具有輸出端；和(iii)連接在所述運算放大器的輸出端和參考電位之間的電容器，其中從在所述運算放大器和所述電容器之間的接點獲得由所述電源供應的電壓。

12.如權(quán)利要求1所述的終結(jié)電路，

其中所述至少一個NMOS晶體管的每一個晶體管包括柵極和一對載流電極，其中一個載流電極連接到所述端子，其中另一載流電極連接到所述電源，并且其中所述柵極是由來自所述控制電路的相應的NMOS柵極電壓驅(qū)動的；以及

其中所述至少一個PMOS晶體管的每一個晶體管包括柵極和一對載流電極，其中一個載流電極連接到所述端子，其中另一個載流電極連接到電源，所述柵極是由來自所述控制電路的相應的PMOS柵極電壓驅(qū)動的。

13.如權(quán)利要求12所述終結(jié)電路，其中所述至少一個NMOS晶體管的每一個晶體管還包括連接到供應第一襯底電壓的電源的襯底電極，以及所述至少一個PMOS晶體管的每一個晶體管還包括連接到供應大于所述第一襯底電壓的第二襯底電壓的電源的襯底電極。

14.如權(quán)利要求13所述的終結(jié)電路，其中為了將所述多個晶體管置于歐姆操作區(qū)，所述NMOS柵極電壓被設(shè)置為公共第一電壓，而PMOS柵極電壓被設(shè)置為公共第二電壓，其中所述第二襯底電壓等于該第一電壓，而第一襯底電壓等于該第二電壓。

15.如權(quán)利要求13所述的終結(jié)電路，其中第二襯底電壓和第一電壓大約為1.8V，而第一襯底電壓和第二電壓大約為0V。

16.如權(quán)利要求13所述的終結(jié)電路，其中所述第二電壓小于所述第一襯底電壓。