[發(fā)明專利]半導體處理

無效

• 申請?zhí)枺?/td>: 201080014671.3
• 申請日: 2010-03-11
• 公開（公告）號: CN102369599A
• 公開（公告）日: 2012-03-07
• 發(fā)明（設(shè)計）人: 尤金·P·馬什;蒂莫西·A·奎克
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/205
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 宋獻濤

技術(shù)領(lǐng)域

本發(fā)明大體來說涉及半導體存儲器裝置、方法及系統(tǒng)，且更特定來說，涉及用于半導體處理的裝置、方法及系統(tǒng)。

背景技術(shù)

通常將存儲器裝置提供為計算機或其它電子裝置中的內(nèi)部半導體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)、快閃存儲器及電阻可變存儲器，以及其它存儲器。

電阻可變存儲器的類型包含可編程導體存儲器、相變隨機存取存儲器(PCRAM)及電阻式隨機存取存儲器(RRAM)，以及其它存儲器。PCRAM存儲器裝置的物理布局可類似于DRAM裝置的物理布局，其中DRAM單元的電容器由相變材料(例如，鍺銻碲化物(GST))取代。舉例來說，RRAM存儲器裝置的物理布局可包含若干個存儲器單元，所述存儲器單元包含可變電阻器薄膜(例如，巨磁阻材料)，所述可變電阻器薄膜可連接到存取裝置(例如，二極管、場效晶體管(FET)或雙極結(jié)晶體管(BJT))。

PCRAM裝置的存儲器單元材料(例如，GST)可以非晶較高電阻狀態(tài)或結(jié)晶較低電阻狀態(tài)存在。PCRAM單元的電阻狀態(tài)可通過向所述單元施加能量源(例如，電流脈沖或光脈沖，以及其它能量源)來變更。舉例來說，PCRAM單元的電阻狀態(tài)可通過用編程電流加熱所述單元來變更。此導致將PCRAM單元編程為特定電阻狀態(tài)，其可對應(yīng)于數(shù)據(jù)狀態(tài)。在二進制系統(tǒng)中，舉例來說，非晶較高電阻狀態(tài)可對應(yīng)于數(shù)據(jù)狀態(tài)1，且結(jié)晶較低電阻狀態(tài)可對應(yīng)于數(shù)據(jù)狀態(tài)0。然而，可顛倒對這些對應(yīng)數(shù)據(jù)狀態(tài)的選擇，即，在其它二進制系統(tǒng)中，非晶較高電阻狀態(tài)可對應(yīng)于數(shù)據(jù)狀態(tài)0，且結(jié)晶較低電阻狀態(tài)可對應(yīng)于數(shù)據(jù)狀態(tài)1。RRAM單元(例如，可變電阻器薄膜)的電阻狀態(tài)可通過跨越所述膜施加正及/或負電脈沖而增加及/或減小。此可導致將RRAM單元編程為特定電阻狀態(tài)。

用于處理(例如，制作)存儲器(例如，電阻可變存儲器)的方法可包含化學氣相沉積(CVD)及原子層沉積(ALD)，以及其它方法。CVD可包含在室中混合若干個反應(yīng)物以形成材料(例如，電阻可變材料)，其隨后跨越若干個半導體結(jié)構(gòu)及/或襯底的經(jīng)暴露表面沉積。ALD可包含通過在室中重復地沉積單原子層來形成材料薄膜。舉例來說，ALD可包含個別地沉積若干個反應(yīng)物(例如，前驅(qū)物)，所述反應(yīng)物原位反應(yīng)以跨越若干個半導體結(jié)構(gòu)及/或襯底形成所期望材料(例如，電阻可變材料)膜。

更具體來說，ALD可包含在室中引入第一反應(yīng)物，所述第一反應(yīng)物與若干個結(jié)構(gòu)及/或襯底反應(yīng)以跨越所述結(jié)構(gòu)及/或襯底形成自限制層。在形成所述層之后，可從所述室排空多余的第一反應(yīng)物，且隨后可在所述室中引入第二反應(yīng)物。所述第二反應(yīng)物可與所述層反應(yīng)以將所述層轉(zhuǎn)換成所述結(jié)構(gòu)及/或襯底上方的所期望材料(例如，電阻可變材料)層。

發(fā)明內(nèi)容

附圖說明

圖1A圖解說明襯底上的結(jié)構(gòu)的示意性橫截面視圖，其中硅層位于所述結(jié)構(gòu)上。

圖1B圖解說明襯底上的結(jié)構(gòu)的示意性橫截面視圖，其中硅層位于所述結(jié)構(gòu)上且開口穿過所述硅層且進入到所述結(jié)構(gòu)中。

圖1C圖解說明襯底上的結(jié)構(gòu)的示意性橫截面視圖，其中硅層位于所述襯底上且電阻可變材料位于穿過所述硅層且進入到所述結(jié)構(gòu)中的開口中。

圖1D圖解說明襯底上的結(jié)構(gòu)的示意性橫截面視圖，其中硅層位于所述襯底上、電阻可變材料位于穿過所述硅層且進入到所述結(jié)構(gòu)中的開口中且帽蓋位于所述硅層及所述電阻可變材料上。

圖1E圖解說明襯底上的結(jié)構(gòu)的示意性橫截面視圖，其中硅層位于所述結(jié)構(gòu)上、電阻可變材料位于穿過所述硅層且進入到所述結(jié)構(gòu)中的開口中且帽蓋位于所述硅層及所述電阻可變材料上，其中移除所述帽蓋的若干個部分。

圖2是圖解說明在根據(jù)本發(fā)明的若干個實施例處理的半導體裝置的若干個深度處的若干個元素的原子百分比的測試結(jié)果的曲線圖。

具體實施方式

本文中描述用于半導體處理的裝置、方法及系統(tǒng)。若干個半導體處理方法實施例可包含：在結(jié)構(gòu)上形成硅層；形成穿過所述硅層且進入到所述結(jié)構(gòu)中的開口；及在所述開口中選擇性地形成電阻可變材料以使得所述電阻可變材料不形成于所述硅層上。

在本發(fā)明的以下詳細說明中，參考形成本發(fā)明的一部分的隨附圖式，且在所述圖式中以圖解說明方式顯示可如何實踐本發(fā)明的若干個實施例。充分詳細地描述這些實施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明的一個或一個以上實施例，且應(yīng)理解，可利用其它實施例且可在不背離本發(fā)明的范圍的情況下做出過程、電、或機械改變。